第10章存储系统

1、计算机组成原理第第1010章章 存储系统存储系统第第1010章章 存储系统存储系统10.1 10.1 存储器概述存储器概述10.2 10.2 随机读写存储器随机读写存储器RAMRAM10.3 10.3 只读存储器和闪速存储器只读存储器和闪速存储器10.4 10.4 高速存储器高速存储器10.5 Cache 10.5 Cache 存储器存储器10.6 10.6 虚拟存储器虚拟存储器10.1 10.1 存储器概述存储器概述n 存储器的发展存储器的发展n 评价存储器性能的主要指标评价存储器性能的主要指标n 存储器分类存储器分类n 多层次存储体系结构多层次存储体系结构10.1 10.1 存储器概述存储

2、器概述n 存储器的发展存储器的发展p第一台电子计算机用的是电子管触发器；第一台电子计算机用的是电子管触发器；p此后经历过：此后经历过：l汞延迟线汞延迟线l磁带磁带l磁鼓磁鼓l磁芯（磁芯（19511951年始）年始）l半导体半导体l磁盘磁盘光盘光盘纳米存储纳米存储汞延迟线汞延迟线磁鼓磁鼓磁芯磁芯10.1 10.1 存储器概述存储器概述n 存储器的发展存储器的发展p主存的重要作用及主存器件发展史总结图表：主存的重要作用及主存器件发展史总结图表：输入的数据要输出的数据程序中间数据控制器运算器指令数据外设外设主主 存存主存的重要作用图示主存的重要作用图示10.1 10.1 存储器概述存储器概述n 存储

3、器的发展存储器的发展p主存的重要作用及主存器件发展史总结图表：主存的重要作用及主存器件发展史总结图表：时 代元 件存取周期存储容量*1磁鼓等12s2K字节2磁芯2.18s 32K字节3磁芯750ms1M字节3.5IC，LSI320ms8M字节4VLSI312ms128M字节10.1 10.1 存储器概述存储器概述n 存储器的发展存储器的发展p存储器的容量进化存储器的容量进化Bit(b) Byte(B) KiloByte(KB) MegaByte(MB) GigaByte(GB) TeraByte (TB)PetaByte(PB) ExaByte (EB) ZetaByte(ZB)YottaBy

4、te(YB) NonaByte(NB) DoggaByte (DB)单位名称常规十进制表示存储器容量表示K（Kilo）1K10310001K2101024M（Mega）1M106103K1M220210K1 048 576G（Giga）1G109106M1G230210M1 073 741 824T（Tera）1T1012109G1T240210G1 099 511 627 776 10.1 10.1 存储器概述存储器概述n 存储器的发展存储器的发展p存储体系结构的发展存储体系结构的发展 由主由主-辅二级结构发展到多层次存储体系结构。辅二级结构发展到多层次存储体系结构。 主存由单体发展到多体交

5、叉（并行）。主存由单体发展到多体交叉（并行）。 采用了虚拟存储技术。采用了虚拟存储技术。10.1 10.1 存储器概述存储器概述n 评价存储器性能的主要指标评价存储器性能的主要指标p人们最关心的存储器的性能参数主要有人们最关心的存储器的性能参数主要有3 3个：个：l容量、速度和价格容量、速度和价格l计算机的使用者希望存储器的容量要大，速度要快，价计算机的使用者希望存储器的容量要大，速度要快，价格要便宜。格要便宜。p价格价格l存储器的价格通常用每位的价格来表示，存储器的价格通常用每位的价格来表示， P=C/SP=C/SlC C存储芯片价格，存储芯片价格，S S存储芯片容量（存储芯片容量（bits

6、bits）。）。l容量越大、速度越快，价格就越高。容量越大、速度越快，价格就越高。 10.1 10.1 存储器概述存储器概述n 评价存储器性能的主要指标评价存储器性能的主要指标p速度(1)(1)存取时间存取时间（Memory Access TimeMemory Access Time）：孤立地考察某一次）：孤立地考察某一次R/W R/W 操作所需操作所需要的时间，以要的时间，以TATA表示。即从向存储器发出读操作命令到数据从存储器表示。即从向存储器发出读操作命令到数据从存储器中读出所经历的时间。中读出所经历的时间。(2)(2)存储周期存储周期（Memory Circle TimeMemory

7、Circle Time）：连续启动两次独立的访问存储器）：连续启动两次独立的访问存储器操作所需要的最小时间间隔，以操作所需要的最小时间间隔，以TMTM表示。又称为访问周期、存取周期表示。又称为访问周期、存取周期、读写周期等。、读写周期等。(3)(3)频带宽度频带宽度BmBm：单位时间内能够访问到的数据个数，也叫做存储器的数单位时间内能够访问到的数据个数，也叫做存储器的数据传输率：据传输率：Bm=W/TMBm=W/TM（位（位/ /秒）秒）lW：每次：每次R/W 数据的宽度，一般等于数据的宽度，一般等于Memory字长。字长。lTM存储周期。存储周期。n 在以上在以上3 3个参数中，个参数中，存

8、储周期是最重要的参数存储周期是最重要的参数，它能够全面反，它能够全面反映存储器的工作速度。映存储器的工作速度。10.1 10.1 存储器概述存储器概述n 存储器分类存储器分类p按存储介质分类：磁表面按存储介质分类：磁表面/ /半导体存储器半导体存储器p按存取方式分类：随机按存取方式分类：随机/ /顺序存取（磁带）顺序存取（磁带）p按读写功能分类：按读写功能分类：ROMROM，RAMRAMlRAMRAM：双极型：双极型/MOS/MOSlROMROM：MROM/PROM/EPROM/EEPROMMROM/PROM/EPROM/EEPROMp按信息的可保存性分类：永久性和非永久性的按信息的可保存性分

9、类：永久性和非永久性的p按存储器系统中的作用分类：主按存储器系统中的作用分类：主/ /辅辅/ /缓缓/ /控控10.1 10.1 存储器概述存储器概述n 多层次存储体系结构多层次存储体系结构p主存的速度总落后于主存的速度总落后于CPUCPU的需要，主存的容量总落后于软的需要，主存的容量总落后于软件的需要。件的需要。p为了解决对存储器要求容量大，速度快，成本低三者之间为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。缓冲存储器、主存储器和外存储器。10.1 10.1

10、 存储器概述存储器概述n 多层次存储体系结构多层次存储体系结构通用寄存器通用寄存器Cache (SRAM)主存主存 (DRAM，SRAM)联机外部存储器联机外部存储器 (磁盘等磁盘等)脱机外部存储器脱机外部存储器 (磁带、光盘存储器等）磁带、光盘存储器等）CPU芯片内芯片内存储容量越来越大，每位价格越来越便存储容量越来越大，每位价格越来越便宜宜访问速度越来越快访问速度越来越快主机内主机内外部设外部设备备第第1010章章 存储系统存储系统10.1 10.1 存储器概述存储器概述10.2 10.2 随机读写存储器随机读写存储器RAMRAM10.3 10.3 只读存储器和闪速存储器只读存储器和闪速存

11、储器10.4 10.4 高速存储器高速存储器10.5 Cache 10.5 Cache 存储器存储器10.6 10.6 虚拟存储器虚拟存储器10.2 10.2 随机读写存储器随机读写存储器RAMRAMn 随机读写存储器随机读写存储器RAMRAM按存储元件在运行中能否长时按存储元件在运行中能否长时间保存信息来分，有间保存信息来分，有静态存储器和和动态存储器两种。两种。10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储元n 基本存储元是组成存储器的基础和核心，又叫记忆元件，它用来存储一位二进制信息0或1。n 对于SRAM而言，电路为触发器结构。10.2

12、 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储元该电路工作原理n 它是由两个MOS反相器交叉耦合而成的触发器，一个存储元存储一位二进制代码，这种电路有两个稳定的状态。n 设T1截止T2导通，即A点高电平，B点低电平，表示“1”；n T2截止T1导通，即A点低电平，B点高电平表示“0”。10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储元该电路工作原理（1 1）写入写入“1 1” ：首先译码选中；首先译码选中；然后在然后在I/OI/O线上输入线上输入高高电位，在电位，在I/OI/O线上输入线上输入低低电位，开

13、启电位，开启T5,T6,T7,T8T5,T6,T7,T8四个晶体管把四个晶体管把高高、低低电位分别加在电位分别加在A A，B B点，点，使使T1T1管管截止截止，使，使T2T2管管导通导通，将将“1 1”写入存储元。写入存储元。 写完成后译码线上高电位信号写完成后译码线上高电位信号撤消，电路进入保持状态撤消，电路进入保持状态。10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储元该电路工作原理（1 1）写入写入“0 0” ：首先译码选中；首先译码选中；然后在然后在I/OI/O线上输入线上输入低低电位，在电位，在I/OI/O线上输入线上输入高高电位，开

14、启电位，开启T5,T6,T7,T8T5,T6,T7,T8四个晶体管把四个晶体管把低低、高高电位分别加在电位分别加在A A，B B点，点，使使T1T1管管导通导通，使，使T2T2管管截止截止，将将“0 0”写入存储元。写入存储元。 写完成后译码线上高电位信号写完成后译码线上高电位信号撤消，电路进入保持状态撤消，电路进入保持状态。10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储元该电路工作原理（2 2）读出：）读出： 若某个存储元被选中，则该若某个存储元被选中，则该存储元的存储元的T5,T6,T7,T8T5,T6,T7,T8管均导管均导通，通，A A

15、，B B两点与位线两点与位线D D与与D D相相连存储元的信息被送到连存储元的信息被送到I/OI/O与与I/OI/O线上。线上。I/OI/O与与I/OI/O线接着一线接着一个差动读出放大器个差动读出放大器 ，从其电，从其电流方向可以判知所存信息是流方向可以判知所存信息是“1 1”还是还是“0 0”。 （3 3）（存储）保持状态）（存储）保持状态。10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器基本组成基本组成p 一个一个SRAMSRAM存储器由存储体、读写电路、地址译码电路和存储器由存储体、读写电路、地址译码电路和控制电路等组成。控制电路等组成。存储

16、体存储体阵列阵列I/O电路及电路及R/W控制控制电路电路地址地址译码译码驱动驱动地址线地址线数据线数据线读写控制信号读写控制信号10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器基本组成基本组成p存储体存储体存储体存储体存储单元存储单元 存储元存储元单元地址单元地址0000000000000101 . . . . . . . . . .XXXXXXXX 存储容量存储容量MARMARCPUCPU存储体主要概念之间的关系图存储体主要概念之间的关系图10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器基本组成基本组成p

17、地址译码驱动系统地址译码驱动系统p把CPU给定的地址码翻译成能驱动指定存储单元的控制信息。(n-2)A0A0 A0 A1 A1&字线字线w00&字线字线w01&字线字线w10&字线字线w11A110.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器基本组成基本组成p地址译码驱动系统：地址译码驱动系统：一维和二维地址译码方案p一维地址译码方案一维地址译码方案：存储体阵列的每一个存储单元由一条：存储体阵列的每一个存储单元由一条字线驱动，也叫单译码结构。字线驱动，也叫单译码结构。p地址译码系统的设计例子：地址译码系统的设计例子：1

18、K 1K 4 4位位 RAMRAM。p例中用此方案共需字线条数为：例中用此方案共需字线条数为：10241024条。条。10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器基本组成基本组成p地址译码驱动系统：地址译码驱动系统：一维和二维地址译码方案p二维地址译码方案二维地址译码方案：从：从CPUCPU来的地址线分成两部分，分别来的地址线分成两部分，分别进入进入X X（横向）地址译码器和（横向）地址译码器和Y Y（纵向）地址译码器，由二（纵向）地址译码器，由二者同时有效的字线交叉选中一个存储单元。者同时有效的字线交叉选中一个存储单元。(1K(1K2 2101

19、0中的中的一个）一个）p地址译码系统的设计例子：地址译码系统的设计例子：1K 1K 4 4位位 RAMRAMp可以将可以将1K1K4 RAM 4 RAM 的的1010条地址线中条地址线中6 6条条(A0(A0A5)A5)用在横向用在横向，4 4条条(A6(A6A9)A9)用在纵向，则共产生字线条数为：用在纵向，则共产生字线条数为：64+16=8064+16=80条条10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器芯片实例芯片实例pIntel 2114Intel 2114外部引脚功能外部引脚功能: :采用采用1818脚封装脚封装, ,如下图示如下图示:

20、 :p注意：注意：SRAMSRAM芯片中引脚的安排芯片中引脚的安排p电源、数据总线、地址总线、控制总线。电源、数据总线、地址总线、控制总线。 2114(1K*4)18 17 16 15 14 13 12 11 10123456789VccA7 A8 A9 I/O1I/O2I/O3I/O4WEA6 A5 A4 A3 A0 A1 A2 CS 地地10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储器与存储器与CPUCPU的连接的连接p存储器芯片的容量是有限的，为了满足实际存储器的容量存储器芯片的容量是有限的，为了满足实际存储器的容量要求，需要对存储器进行

21、扩展。主要方法有：要求，需要对存储器进行扩展。主要方法有： l位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致，对片子没有选片要求。l字扩展法：仅在字向扩充，而位数不变。需由片选信号来区分各片地址。l位字扩展法：位扩展法和字扩展法的综合 10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储器与存储器与CPUCPU的连接的连接p位扩展位扩展p举例：使用举例：使用8K X 18K X 1的的RAMRAM存储芯片组成存储芯片组成8K X 48K X 4的存储器的存储器中央处理器地址总线8KX138KX148KX128KX11数据总线数据总线D3D1

22、D0D2A12A0A12A0A12A0A12A0D0D0D0D010.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储器与存储器与CPUCPU的连接的连接p字扩展，举例：用字扩展，举例：用16K16K8 8 的芯片组成的芯片组成64K64K8 8的存储器的存储器解解: : 地址分配与片选逻辑地址分配与片选逻辑地址地址片外片外A15 A14片内片内A13 A 12 A11 A10 A 9 A8 A7 A6 A5 A4 A3 A2 A1 A0100 0000 0000 0000 000011 1111 1111 11112010100 0000 0000

23、000011 1111 1111 11113101000 0000 0000 000011 1111 1111 11114111100 0000 0000 000011 1111 1111 111110.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储器与存储器与CPUCPU的连接的连接p字扩展，举例：用字扩展，举例：用16K16K8 8 的芯片组成的芯片组成64K64K8 8的存储器的存储器A15A14A0A13WED7D0CPU2：4译码器译码器CE16K8WECE16K8WECE16K8WECE16K8WE10.2 10.2 随机读写存储器随机读

24、写存储器RAMRAMn SRAMSRAM存储器存储器存储器与存储器与CPUCPU的连接的连接p位字扩展法位字扩展法p举例：现有举例：现有21142114即即1K1K4 4 RAM RAM芯片，要构成芯片，要构成8K X 168K X 16位主存位主存，应该用多少片，应该用多少片21142114？画出扩展、连接图？画出扩展、连接图。l首先计算用多少片首先计算用多少片21142114：(8K(8K16)/(1K16)/(1K4)=324)=32片；片；l然后进行位扩展：把然后进行位扩展：把1K1K4 4扩成扩成1K1K1616，用，用16/4=416/4=4片；片；l最后进行字扩展：最后进行字扩展

25、：1K1K字字8K8K字，用上面位扩展得到的字，用上面位扩展得到的1K1K1616位单元共位单元共8K/1K=88K/1K=8个，即总共用个，即总共用21142114位位8 84=324=32片片10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储器与存储器与CPUCPU的连接的连接p位字扩展法位字扩展法p举例：用举例：用21142114即即1K1K4 RAM4 RAM芯片，构成芯片，构成8K X 168K X 16位主存位主存l进行位扩展：把进行位扩展：把1K1K4 4扩成扩成1K1K1616，用，用16/4=416/4=4片；片；(1#) 211

26、4A0A9 R/W CS D3 D2 D1 D0D15D0A9A0(2#) 2114A0A9 R/W CS D3 D2 D1 D0(3#) 2114A0A9 R/W CS D3 D2 D1 D0(4#) 2114A0A9 R/W CS D3 D2 D1 D0R/WCS10.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储器与存储器与CPUCPU的连接的连接p位字扩展法位字扩展法p举例：用举例：用21142114即即1K1K4 RAM4 RAM芯片，构成芯片，构成8K X 168K X 16位主存位主存l最后进行字扩展：最后进行字扩展：1K1K字字8K8

27、K字字 (1#) 211441K16bit A0 A9 R/W CS D15 D0D015A9A0R/W(8#) 211441K16bit A0 A9 R/W CS D15 D0(2#) 211441K16bit A0 A9 R/W CS D15 D03/8译码器A12A10A110710.2 10.2 随机读写存储器随机读写存储器RAMRAMn SRAMSRAM存储器存储器存储器与存储器与CPUCPU的连接的连接p芯片级存储器逻辑图应表示出芯片级存储器逻辑图应表示出: :l 所用存储芯片l 各芯片的地址线、数据线 l 片选逻辑（CS） l 读/写控制R/W和存储器访问线p注意注意: : l

28、地址线、数据线的数量和方向l 选片地址通过译码后产生存储器的片选信号。当各芯片容量相同时，地址范围规整，可选用现成译码器；否则，可选用适当门电路。10.2 10.2 随机读写存储器随机读写存储器RAMRAMn DRAMDRAM存储器存储器pSRAMSRAM能长久保持信息，不需刷新，工作稳定可靠。能长久保持信息，不需刷新，工作稳定可靠。p但它也有缺点：功耗大，集成度低。但它也有缺点：功耗大，集成度低。pDRAMDRAM单元电路恰好克服了这种缺点。单元电路恰好克服了这种缺点。pDRAMDRAM的出现是半导体存储技术的一大进步。的出现是半导体存储技术的一大进步。10.2 10.2 随机读写存储器随机

29、读写存储器RAMRAMn DRAMDRAM存储器存储器电路组成电路组成p一只一只MOSMOS晶体管晶体管T T和一个电容和一个电容C C。p电容电容C C 的特点是电容值极小，充电快，又能较长时间地维的特点是电容值极小，充电快，又能较长时间地维持电荷。持电荷。字线字线WTCDCD（位线）（位线）10.2 10.2 随机读写存储器随机读写存储器RAMRAMn DRAMDRAM存储器存储器工作原理工作原理（1 1）保持：）保持：C C上有电荷表示存储上有电荷表示存储“1 1”，反之为，反之为“0 0”。p保持状态下字线为低电位，保持状态下字线为低电位，T T关闭，切断了关闭，切断了C C的通路，使

30、所的通路，使所充电荷不能放掉。充电荷不能放掉。p但电容总有一定的漏电阻但电容总有一定的漏电阻p见图，刷新的原因。见图，刷新的原因。字线字线WTCDCD（位线）（位线）R10.2 10.2 随机读写存储器随机读写存储器RAMRAMn DRAMDRAM存储器存储器工作原理工作原理（2 2）写入：字线的正驱动脉冲打开）写入：字线的正驱动脉冲打开T T。p写“1”：在D线加高电位；写“0”：在D线加低电位。（3 3）读出：字线的正驱动脉冲打开）读出：字线的正驱动脉冲打开T T。p原存“1”：电荷经T使D线电位升高；p原存“0”：D线电位将降低。p可见单管DRAM为“破坏性读出破坏性读出”电路，即信息读

31、出后要立即恢复，否则已丢掉。字线字线WTCDCD（位线）（位线）R10.2 10.2 随机读写存储器随机读写存储器RAMRAMn DRAMDRAM存储器存储器刷新1 1、刷新：、刷新：在利用电容上的电荷来存储信息的动态半导体存储在利用电容上的电荷来存储信息的动态半导体存储器中，由于漏电使电容上的电荷衰减，需要定期地重新进器中，由于漏电使电容上的电荷衰减，需要定期地重新进行存储，这个过程称为刷新。行存储，这个过程称为刷新。2 2、刷新周期：、刷新周期：对整个对整个DRAMDRAM必须在一定的时间间隔内完成必须在一定的时间间隔内完成一次全部单元内容的刷新，否则会出现信息错误。从整个一次全部单元内容

32、的刷新，否则会出现信息错误。从整个DRAMDRAM上一次刷新结束到下一次刷新完为止的时间间隔叫上一次刷新结束到下一次刷新完为止的时间间隔叫刷新周期。刷新周期。3 3、刷新方式：、刷新方式：集中式、分散式、异步式集中式、分散式、异步式10.2 10.2 随机读写存储器随机读写存储器RAMRAMn DRAMDRAM存储器存储器刷新p集中式刷新：在整个刷新间隔内，前一段时间重复进行读集中式刷新：在整个刷新间隔内，前一段时间重复进行读/ /写周期或维持周期，等到需要进行刷新操作时，便暂停写周期或维持周期，等到需要进行刷新操作时，便暂停读读/ /写或维持周期，而逐行刷新整个存储器，它适用于高写或维持周期

33、，而逐行刷新整个存储器，它适用于高速存储器。速存储器。10.2 10.2 随机读写存储器随机读写存储器RAMRAMn DRAMDRAM存储器存储器刷新3 3、刷新方式：、刷新方式：集中式、分散式、异步式集中式、分散式、异步式l分散式刷新：把一个存储系统周期分散式刷新：把一个存储系统周期tctc分为两半，周期前分为两半，周期前半段时间半段时间tmtm用来读用来读/ /写操作或维持信息，周期后半段时写操作或维持信息，周期后半段时间间trtr作为刷新操作时间。这样，每经过作为刷新操作时间。这样，每经过128128个系统周期个系统周期时间，整个存储器便全部刷新一遍。时间，整个存储器便全部刷新一遍。10

34、.2 10.2 随机读写存储器随机读写存储器RAMRAMn DRAMDRAM存储器存储器刷新3 3、刷新方式：、刷新方式：集中式、分散式、异步式集中式、分散式、异步式p异步式刷新方式是前两种方式的结合。异步式刷新方式是前两种方式的结合。 第第1010章章 存储系统存储系统10.1 10.1 存储器概述存储器概述10.2 10.2 随机读写存储器随机读写存储器RAMRAM10.3 10.3 只读存储器和闪速存储器只读存储器和闪速存储器10.4 10.4 高速存储器高速存储器10.5 Cache 10.5 Cache 存储器存储器10.6 10.6 虚拟存储器虚拟存储器10.3 10.3 只读存储

35、器和闪速存储器只读存储器和闪速存储器n 只读存储器只读存储器ROMROMROMPROMMask PROMEPROMUV EPROME2PROMFlash E2PROMStandard E2PROMOTP PROM多次编程多次编程一次编程一次编程工厂编程工厂编程用户编程用户编程10.3 10.3 只读存储器和闪速存储器只读存储器和闪速存储器n 只读存储器只读存储器ROMROM字地址字地址译码器译码器A0A1Vcc读写读写读写读写D0D1D2D3熔丝型熔丝型PROMPROM原理图原理图100101000101101010.3 10.3 只读存储器和闪速存储器只读存储器和闪速存储器n ROMROM、

36、RAMRAM与与CPUCPU的连接的连接p按照指定的地址空间分配，正确选择所给各种存储器芯片按照指定的地址空间分配，正确选择所给各种存储器芯片及其它片子、门电路等，将对应的地址线、数据线、控制及其它片子、门电路等，将对应的地址线、数据线、控制线连接起来，构成较完整的处理器与存储器的相连系统。线连接起来，构成较完整的处理器与存储器的相连系统。10.3 10.3 只读存储器和闪速存储器只读存储器和闪速存储器n ROMROM、RAMRAM与与CPUCPU的连接的连接p举例：举例：CPUCPU的的地址总线地址总线1616根根(A15(A15A0A0，A0A0为低位为低位) )，双向双向数据总线数据总线

37、8 8根根(D7(D7D0)D0)，控制控制总线中与主存有关的总线中与主存有关的信号有信号有MREQMREQ( (允许访存，允许访存， 低电平有效低电平有效) )，R/WR/W( (高电平为读命令，高电平为读命令，低电平为写命令低电平为写命令) )。p主存地址空间分配如下：主存地址空间分配如下：l0 081918191为系统程序区，为系统程序区， 由由只读存储芯片只读存储芯片组成；组成；l819281923276732767为用户程序区；为用户程序区；l最后最后( (最大地址最大地址)2K)2K地址空间地址空间 为系统程序工作区。为系统程序工作区。l上述地址为十进制，按字节编址。上述地址为十进

38、制，按字节编址。10.3 10.3 只读存储器和闪速存储器只读存储器和闪速存储器n ROMROM、RAMRAM与与CPUCPU的连接的连接p现有如下存储器芯片：现有如下存储器芯片：lEPROM：8K8位位(控制端仅有控制端仅有CS);lSRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.p请从上述芯片中选择适当芯片设计该计算机主存储器，画请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑出主存储器逻辑框图，注意画出选片逻辑( (可选用门电路及可选用门电路及3838译码器译码器74LS138)74LS138)与与CPU CPU 的连接，说明选哪些

39、存储器芯的连接，说明选哪些存储器芯片，选多少片。片，选多少片。p解：根据给定条件，选用解：根据给定条件，选用lEPROM：8K8位芯片位芯片1片。片。lSRAM： 8K8位芯片位芯片3片，片，2K8位芯片位芯片1片。片。10.3 10.3 只读存储器和闪速存储器只读存储器和闪速存储器n ROMROM、RAMRAM与与CPUCPU的连接的连接p解：根据给定条件，选用解：根据给定条件，选用lEPROM：8K8位芯片位芯片1片。片。lSRAM： 8K8位芯片位芯片3片，片，2K8位芯片位芯片1片。片。D7 D0SRAM8K8A0A12 CSR/WD7 D0SRAM8K8A0A12 CSR/WD7 D

40、0EPROM8K8A0A12 CSD7 D0SRAM8K8A0A12 CSR/WD7 D0SRAM2K8A0A10 CSR/W中央处理器D0D7R/WA12*A11Y7Y3Y2Y1Y0n完整列出二进制表示的地址空间分配情况完整列出二进制表示的地址空间分配情况 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

41、1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 18K8K8K8K2K10.3 10.3 只读存储器和闪速存储器只读存储器和闪速存储器74LS138D7 D0SRAM8K8A0A12 CSR/WD7 D0SRAM8K8A0A12 CSR/WD7

42、 D0EPROM8K8A0A12 CSD7 D0SRAM8K8A0A12 CSR/WD7 D0SRAM2K8A0A10 CSR/WCPUD0D7R/WA0A10A11A12A13A14A15C B A G1Y0 Y1 Y2 Y3 Y7MREQ第第1010章章 存储系统存储系统10.1 10.1 存储器概述存储器概述10.2 10.2 随机读写存储器随机读写存储器RAMRAM10.3 10.3 只读存储器和闪速存储器只读存储器和闪速存储器10.4 10.4 高速存储器高速存储器10.5 Cache 10.5 Cache 存储器存储器10.6 10.6 虚拟存储器虚拟存储器10.4 10.4 高速

43、存储器高速存储器n 提高存储器速度提高存储器速度减小内存与减小内存与CPUCPU之间速度差异的之间速度差异的主要途径主要途径在在CPUCPU内部设多个通用寄存器；内部设多个通用寄存器；研究新的研究新的DRAMDRAM芯片技术芯片技术；在主存自身在主存自身结构技术结构技术上考虑更好的措施；上考虑更好的措施；从从系统结构系统结构角度考虑采用多层存储体系。角度考虑采用多层存储体系。10.4 10.4 高速存储器高速存储器n 双端口存储器（端口指读写口）双端口存储器（端口指读写口）地地址址寄寄存存器器地地址址寄寄存存器器译译码码器器译译码码器器存存储储体体地址地址地址地址数据寄存器数据寄存器数据寄存器

44、数据寄存器数据数据数据数据读写电路读写电路读写电路读写电路WEWEWEWEMARMARMARMAR双端口存储器组成框图双端口存储器组成框图仲裁逻辑仲裁逻辑端口：指读写口端口：指读写口10.4 10.4 高速存储器高速存储器n 相联存储器相联存储器（CAMCAMContent Access MemoryContent Access Memory）p相联存储器的实质相联存储器的实质l与常规存储器按地址访问不同的是，与常规存储器按地址访问不同的是，CAMCAM是是按信息内容按信息内容访问访问的存储器，即按的存储器，即按信息内容信息内容选中相应单元，进行读写选中相应单元，进行读写p相联存储器的用途相联

45、存储器的用途l用于信息检索、用于信息检索、CacheCache和虚拟存储器。和虚拟存储器。l主要在主要在cachecache的地址变换及虚存的管理中需要快速查找的地址变换及虚存的管理中需要快速查找的场合使用。的场合使用。10.4 10.4 高速存储器高速存储器n 多模块交叉存储器多模块交叉存储器线性地址的编址方式线性地址的编址方式p线性编址的含义：即连续编址。线性地址在多模块中有两线性编址的含义：即连续编址。线性地址在多模块中有两种安排方式：种安排方式：顺序方式l线性地址线性地址按模块按模块走，第一块所有存储单元编号排完再排走，第一块所有存储单元编号排完再排第二块第二块. .；l编址为高位交叉

46、（模块地址在高位）。编址为高位交叉（模块地址在高位）。交叉方式00 000MM0 0MM1 1MM2 2MM3 3内存地址：内存地址： 4 4 3 32 21 10 000 00100 01000 01100 10000 10100 11000 11101 00001 00101 01001 01101 10001 10101 11001 11110 00010 00110 01010 01110 10010 10110 11010 11111 00011 00111 01011 01111 10011 10111 11011 111模块模块(分体分体)号号块内字地块内字地址址数据寄存器数据寄

47、存器MDRMDR（1616位）位）DBDB（1616位）位）多多模模块块的的顺顺序序编编址址方方式式整个内存需地址寄整个内存需地址寄存、数据寄存和读存、数据寄存和读写控制电路一套。写控制电路一套。1616位位1616位位1616位位1616位位译码器译码器假设某假设某1616位机的主存储器共有位机的主存储器共有4 4个模块，个模块，3232个存储单元；个存储单元；主要目的：扩大主要目的：扩大存储容量。存储容量。实现方法：地址实现方法：地址码高位区分存储码高位区分存储体号，低位体内体号，低位体内寻址。寻址。10.4 10.4 高速存储器高速存储器n 多模块交叉存储器多模块交叉存储器线性地址的编址

48、方式线性地址的编址方式p线性编址的含义：即连续编址。线性地址在多模块中有两线性编址的含义：即连续编址。线性地址在多模块中有两种安排方式：种安排方式：顺序方式交叉方式l线性地址线性地址逐模块逐模块走，所有块依次排完一个存储单元，再走，所有块依次排完一个存储单元，再回到第一块回到第一块；l编址为低位交叉（模块地址在低位）；编址为低位交叉（模块地址在低位）；l真正的并行主存系统即所谓多体交叉存储器就是指这种真正的并行主存系统即所谓多体交叉存储器就是指这种低位交叉方式。低位交叉方式。000 00数据总线数据总线DBDB（1616位）位）内存地址：内存地址：4 3 2 1 04 3 2 1 0000 0

49、1000 10000 11001 00001 01001 10001 11010 00010 01010 10010 11011 00011 01011 10011 11100 00100 01100 10100 11101 00101 01101 10101 11110 00110 01110 10110 11111 00111 01111 10111 11模块模块(分体分体)号号块内字地址块内字地址译码器译码器寻找模块寻找模块多多模模块块的的交交叉叉编编址址方方式式MDRMDR0 0MDRMDR3 3MDRMDR2 2MDRMDR1 1MARMAR0 0MARMAR3 3MARMAR2 2

50、MARMAR1 11616位位1616位位1616位位1616位位n n个并行的个并行的存储体具有存储体具有各自的各自的地址地址寄存器的地寄存器的地址译码、驱址译码、驱动、读放等动、读放等电路（图中电路（图中略）。略）。p可见多体交叉存储器是一种采用流水方式工作的并可见多体交叉存储器是一种采用流水方式工作的并行存储器系统。行存储器系统。多体交叉存储器（以多体交叉存储器（以4 4体为例）的分时工作原理示意图体为例）的分时工作原理示意图10.4 10.4 高速存储器高速存储器n多模块交叉存储器多模块交叉存储器n例：设有例：设有4 4体交叉的存储器，分时即每隔体交叉的存储器，分时即每隔1/4Tm1/

51、4Tm启动一启动一个分体，见图示。个分体，见图示。T T 时间时间WW0 0 M M0 0WW1 1 M M1 1WW2 2 M M2 2WW3 3 M M3 3WW0 0 M M0 010.4 10.4 高速存储器高速存储器n 多模块交叉存储器多模块交叉存储器举例举例p用16M字8位的存储芯片构成一个64M字16位的主存储器。要求既能够扩大存储器的容量，又能够缩短存储器的缩短存储器的访问周期访问周期（提高访问速度）。(1)(1)计算需要多少个存储器芯片。计算需要多少个存储器芯片。(2)(2)存储器芯片和主存储器的地址长度各需要多少位？存储器芯片和主存储器的地址长度各需要多少位？(3)(3)画

52、出用存储器芯片构成主存储器的逻辑示意图。画出用存储器芯片构成主存储器的逻辑示意图。(4)(4)用用1616进制表示的地址进制表示的地址12345671234567，其体内地址和体号是多少，其体内地址和体号是多少？10.4 10.4 高速存储器高速存储器n 多模块交叉存储器多模块交叉存储器举例举例p用用16M16M字字8 8位的存储芯片构成一个位的存储芯片构成一个64M64M字字1616位的主存储位的主存储器。要求既能够扩大存储器的容量，又能够器。要求既能够扩大存储器的容量，又能够缩短存储器的缩短存储器的访问周期访问周期（提高访问速度）。（提高访问速度）。(1)(1)计算需要多少个存储器芯片？计

53、算需要多少个存储器芯片？解：解： 8 8个个 (2) (2)存储器芯片和主存储器的地址长度各需要多少位？存储器芯片和主存储器的地址长度各需要多少位？解：解：存储器芯片的地址长度为存储器芯片的地址长度为2424位。主存储器的地址长度为位。主存储器的地址长度为2626位位 (4) (4) 地址地址1234567H1234567H，其体内地址和体号是多少，其体内地址和体号是多少？解解：12345671234567右移两位是右移两位是48D15948D159，所以其体内地址为：，所以其体内地址为：48D15948D159 最低两位是最低两位是11B11B，所以其体号为，所以其体号为3 3 。10.4

54、10.4 高速存储器高速存储器n 多模块交叉存储器多模块交叉存储器举例举例 (3)画出用存储器芯片构成主存储器的逻辑示意图。A2A25A1A0第第1010章章 存储系统存储系统10.1 10.1 存储器概述存储器概述10.2 10.2 随机读写存储器随机读写存储器RAMRAM10.3 10.3 只读存储器和闪速存储器只读存储器和闪速存储器10.4 10.4 高速存储器高速存储器10.5 Cache 10.5 Cache 存储器存储器10.6 10.6 虚拟存储器虚拟存储器10.5 Cache 10.5 Cache 存储器存储器n Cache Cache 基本原理基本原理p Cache Cach

55、e的工作机制基于的工作机制基于程序访问的局部性原则程序访问的局部性原则。 一个运行程序的代码大都顺序存放在地址连续的存储一个运行程序的代码大都顺序存放在地址连续的存储器中，与程序相关的数据在存储器中也相对集中。所以程器中，与程序相关的数据在存储器中也相对集中。所以程序运行时，尤其有循环程序段和子程序段时，在较短时间序运行时，尤其有循环程序段和子程序段时，在较短时间区间内，常会对局部范围的存储器频繁访问，而此范围之区间内，常会对局部范围的存储器频繁访问，而此范围之外的地址访问甚少。这种现象称为外的地址访问甚少。这种现象称为程序访问的局部性程序访问的局部性。 把局部范围的主存内容从主存放到一个高速

56、小容量存把局部范围的主存内容从主存放到一个高速小容量存储器中，使储器中，使CPUCPU在这一段时间内直接访问它，以减少或不去在这一段时间内直接访问它，以减少或不去访问慢速的访问慢速的DRAM DRAM ，程序运行速度将明显提高。，程序运行速度将明显提高。10.5 Cache 10.5 Cache 存储器存储器n Cache Cache 构成构成主主存存主主存存地地址址寄寄存存器器MARMAR主存主存-Cache-Cache地址变换地址变换机构机构CacheCache地址地址寄存器寄存器CARCARCacheCache存储体存储体替换控制部件替换控制部件CPUCPU不不命命中中命命中中单字宽单字

57、宽多多字字宽宽地址总线地址总线数据总线数据总线块块10.5 Cache 10.5 Cache 存储器存储器n Cache Cache 基本概念基本概念1 1、 “块块”的概念（的概念（blockblock，block frame block frame ）pCacheCache与主存之间数据交换的单位。与主存之间数据交换的单位。pCacheCache存储器中，把存储器中，把CacheCache和主存各分成若干块。和主存各分成若干块。p主存与主存与CacheCache中块的数目不同但块的大小相等。中块的数目不同但块的大小相等。p块的大小通常以在主存的一个读块的大小通常以在主存的一个读/ /写周期

58、中能访问的数据长写周期中能访问的数据长度为限，常为几十字节。（例：度为限，常为几十字节。（例：32B32B，64B64B，128B128B）10.5 Cache 10.5 Cache 存储器存储器n Cache Cache 基本概念基本概念2 2、 CacheCache的的命中率命中率pCPUCPU访存时，信息恰巧在访存时，信息恰巧在CacheCache中的概率。中的概率。h=Nc/h=Nc/（Nc+NmNc+Nm）p其中：其中： NcNc表示程序执行期间表示程序执行期间CacheCache完成存取的总次数，完成存取的总次数， NmNm表示程序执行期间主存完成存取的总次数，表示程序执行期间主存

59、完成存取的总次数，h h即为命中率（即为命中率（hit ratehit rate）。）。1- h1- h叫做缺失率、失效率、不命中率。（叫做缺失率、失效率、不命中率。（miss ratemiss rate）10.5 Cache 10.5 Cache 存储器存储器n Cache Cache 基本概念基本概念3 3、Cache/Cache/主存系统的主存系统的平均访问时间平均访问时间（周期）（周期）tatata=hta=htc+(1-h)tmtc+(1-h)tmp其中其中tc tc表示命中时即表示命中时即CacheCache的访问周期；的访问周期；tmtm表示未命中时即主存的访问周期；表示未命中时

60、即主存的访问周期；1-h1-h表示未命中率。表示未命中率。10.5 Cache 10.5 Cache 存储器存储器n Cache Cache 基本概念基本概念4 4、CacheCache的的访问效率访问效率e ee etc/tatc/tatc/htc/htc tc(1-h)tm(1-h)tm 1/h+(1-h)(tm/tc)1/h+(1-h)(tm/tc)设设r=tm/tcr=tm/tc表示主存慢于表示主存慢于cachecache的倍率，的倍率，则有访问效率：则有访问效率：e e1/h+(1-h)r1/h+(1-h)r = 1/r+(1-r)h = 1/r+(1-r)h 10.5 Cache 10.5 Cache 存储器存