基于某某Verilog交通灯仿真系统设计与仿真

1、基于Verilog交通灯仿真系统设计与仿真姓名：班级：1501011 学号:基于Verilog交通灯的设计与实现一、选题意义i.i背景介绍交通信号灯是现代交通系统中必不可少的元素，用Verilog 语言对交通信号灯进行模拟，设计一个交通灯信号控制电路。具体要求为：输入为50MHz勺时钟和复位信号输出为红、绿、黄三个信号（高电平为亮）。复位信号（高电平）有效，红、绿、 黄灯灭；接着进行如下循环：绿灯亮 1分钟，黄灯闪烁10秒，红灯亮1分钟 在此基础上再加两个数码管，对倒计时的数显示。1.2研究价值通过交通灯的设计与仿真综合，体会复杂时序的实现方法，学会用框图表示程序 的设计思想，掌握中小规模集成

2、电路的系统综合设计方法。:、系统设计设计思路概述：考虑一个红绿黄交通灯及倒计时显示器设计首先复位电平置1,所有的交通灯电平为低，即灭。首先绿灯亮 60s,然后黄灯 闪烁10s；红灯再接着亮60s;而后绿灯亮60s,黄灯闪烁10s,红灯亮60s 以此循环，直至复位电平置1,所有交通灯灭。三、模块设计与仿真顶层模块(module lights ):模块例化，对控制模块和译码模块进行例化控制模块:交通灯颜色和倒计时（1时钟分频（frequencies ）:将50MHz勺频率分成我们所需要的1H乙（2颜色变化：状态循环及倒计时，状态用light_status, 如果状态light_status 为0,

3、绿灯亮，时间（60s）给统计灯亮时间的变量light_long , 并且把显示灯亮的变量light_select 赋值100 （高电平表示亮），最后把状态标 志位light_status 赋1,控制倒计时。交通灯亮灭情况:light_out父通火凫火情况001红火凫010黄火凫100绿火凫倒计时：灯亮或闪烁时间（绿、黄、红分别为60s、10s、60s）用BCD码表示（分别为60h、10h、60h），倒计时的时候个位和十位分别是高四位和低四位，首先是低四位倒数，当倒数到 0时，重新赋值为9,且高四位减1,如此循 环，直到这个数减到0,灯亮的时间到，接着进行下一个状态，在时间减到 0的 时候，给使

4、能端enable赋值0；高四位和低四位分别显示十位和个位。译码模块：黄灯闪烁及倒计时译码输出。黄灯闪烁：黄灯在1s内亮0.5s灭0.5s ,中间位当分频时钟y_flicker为高且输入light_select为高时，输出light_out 才为高（黄灯亮），别的情况light_out中间位都为低（黄灯灭）。七段译码：38译码器，把倒计时译码输出显示ar rbf七段数码显示管二进制代码顺序：7 'b abcdefge模块框图:3.时序说明在0时刻，加上系统时钟，首先进行reset置1,计数器清零，所有交通灯为灭 的状态，二进制代码为00,七段译码无显示。在reset为0时，系统开始正常工

5、作。计数器开始工作，纵向路口的路灯 亮，横向路口的红灯亮，二进制代码为 01,同时两个倒计时显示器工作，从 59 到0的倒计时。经过60s （也就是经过60*50M个系统时钟上升沿之后）纵向路口， 横向路口的黄灯开始闪烁（1秒内只有半秒，黄灯是亮的，从9秒到8.5秒之间 黄灯是亮的，然后8.5到8是灭的，如此继续下去，知道10秒结束）又经过10s （70*50M个系统时钟上升沿），状态转移到红灯，然后显示及七段译码过程与绿 灯相似。至此一个周期已经完成，接下来就是循环执行以上步骤的过程，直到有 reset清零端打断其正常工作。4.计框图及相关时序四、系统仿真/顶层模块module lights

6、(clk50MHz,reset,light_out,led_ctrlge,led_ctrlshi);input clk50MHz;input reset;output 2:0 light_out;output 6:0 led_ctrlge;output 6:0 led_ctrlshi;wire 3:0 dataoutge;wire 3:0 dataoutshi; wire2:0light_selccted;controlcontrollk50MHz),.reset(reset),.doutge(dataoutge),.doutshi(d ataoutshi),.light_select(lig

7、ht_selccted);/ 控制模块例化decodeU_decode(.sysclk_50MHz(sysclk_50M,.reset(reset),.inge(dataou tge),.inshi(dataoutshi).light_sel(light_selccted),.light_out(light_ou t),.led_datage(led_ctrlge),.led_datashi(led_ctrlshi);/ 译码模块例化endmodule/控制模块Module control (clk50MHz,reset, outge, outshi, light_select);inputc

8、lk50MHz;inputreset;output3:0 outge;output3:0 outshi;output2:0 light_select;reg 2:0 light_select;reg 1:0 light_status;reg clk1Hz;reg 24:0 counter;reg enable;reg 7:0 light_long;parameter g_long=8'h59;parameter y_long=8'h09;parameter r_long=8'h59;always(posedge clk50MHz or posedge reset)beg

9、inif(reset)beginclk1Hz<=0;counter<=5'd0;endelseif(counter=25'd25000000-1)begincounter<=25'd0;clk1Hz<=clk1Hz;endelsecounter<=counter+1;endalways(posedge clk1Hz or posedge reset)beginif(reset)beginlight_select<=3'b000;light_status<=2'd0;enable<=0;endelseif(e

10、nable=0)beginenable<=1;case(light_status)0: beginlight_long<=g_long;light_select<=3'b100;light_status<=2'd1;end1: beginlight_long<=y_long;light_select<=3'b010; light_status<=2'd2;end2: beginlight_long<=r_long;light_select<=3'b001; light_status<=2'

11、;d0;enddefault light_select<=3'b000;endcaseendelseif(light_long=0)enable<=0;elseif(light_long3:0=0)beginlight_long3:0<=4'd9;light_long7:4<=light_long7:4-1;endelselight_long3:0<=light_long3:0-1;endassign outge=light_long3:0;assign outshi=light_long7:4;endmodule/译码模块module decod

12、e (clk50MHz, reset,inge,inshi,light_sel,light_out,led_datage, led_datashi);input clk50MHz;input reset;input 3:0 inge;input 3:0 inshi;input 2:0 light_sel;output 2:0 light_out;output 6:0 led_datage;output 6:0 led_datashi;reg 6:0 led_datage;reg 6:0 led_datashi;reg 2:0 light_out;reg 24:0 counter_yell;re

13、g frequencies;always(posedge clk50MHz or posedge reset)beginif(reset)begincounter_yell<=25'd0;frequencies <=0;endelseif(counter_yell=25'd25000000-1)begincounter_yell<=25'd0;frequencies <= frequencies;endelsecounter_yell<=counter_yell+1;endalways( frequencies or light_sel)b

14、eginlight_out2=light_sel2;light_out0=light_sel0;if(frequencies =1)&&(light_sel1=1'b1)light_out1<=1'b1;elselight_out1<=1'b0;endalways(inge)begincase(inge)/个位七段译码，低电平有效4'h0 : led_datage = 7'b0001000;4'h1 : led_datage = 7'b1101101;4'h2 : led_datage = 7'

15、b0100010;4'h3 : led_datage = 7'b0100100;4'h4 : led_datage = 7'b1000101;4'h5 : led_datage = 7'b0010100;4'h6 : led_datage = 7'b0010000;4'h7 : led_datage = 7'b0101101;4'h8 : led_datage = 7'b0000000;4'h9 : led_datage = 7'b0000100;default : led_data

16、ge = 7'b1111111;endcaseendalways(inshi)begincase(inshi)/十位七段译码，低电平有效4'h0 : led_datashi = 7'b0001000;4'h1 : led_datashi = 7'b1101101;4'h2 : led_datashi = 7'b0100010;4'h3 : led_datashi = 7'b0100100;4'h4 : led_datashi = 7'b1000101;4'h5 : led_datashi = 7&#

17、39;b0010100;4'h6 : led_datashi = 7'b0010000;4'h7 : led_datashi = 7'b0101101;4'h8 : led_datashi = 7'b0000000;4'h9 : led_datashi = 7'b0000100;default : led_datashi = 7'b1111111;endcaseendendmodule测试代码timescale 1ns/1ns module traffic_tb;reg clk50MHz;reg reset;wire 2:

18、0 light_out;wire 6:0 led_ctrlge;wire 6:0 led_ctrlshi;initialbeginreset=1;# 1 reset=0;endalwaysbegin# 1 clk50MHz=0;# 1 clk50MHz=1;endlightslights(.clk50MHz(clk50MHz),.reset(reset),.light_out(light_out),.led_ctrlg e(led_ctrlge),.led_ctrlshi(led_ctrlshi);endmodule实验结果仿真图绿灯10100100000000000100080rim皿imMWiniwiinnw10001000001000ioc01000010000000100_ poooooo000100009 181a红灯WVOO1mnumnnuwinjmanJU1TLimmrjuinuminjuinji,OO1OOOOOOO :：O1O11 O11 1OO-I OiooQI OO1oo311e131J黄灯mwnniruilinnnni1rmnnnnnfinnnrOhnnnnhnnnnnnnnfinnnnnni1