(定)硅化物及其薄膜在微电子学中的应用

1、硅化物薄膜在微电子学及其应用Shyam P. MurarkaRensselaer Polytechnic Institute, Troy, NY 12180, USA(Received 7 February 1994; accepted 4 June 1994) 在本文讨论了金属硅化物与其他硅元素化合物的族元素导电过渡的有效性及其薄膜在微电子学中的应用。下面简要描述设备的结构、接触电阻、互连延迟(硅化物用于降低这些关键性能参数的设备和集成电路)、所需的材料特性,对于硅化物的薄膜的制备进行了简要回顾,对于外延硅化物和硅化物的稳定性进行了讨论。结果表明硅化物甚至GaAs的高导电性、低阻抗、高温稳定

2、性及耐腐蚀方面应用在微电子方面有着极大的优势。它们材料广泛、性能可靠，显示出继续应用的潜能,无论是下降的设备还是硅环形集成电路中。它们提供了生产三维器件/环形结构的可能性，并且明显的提高了异质结期间的速度。关键词:硅化物、薄膜、钴硅化物,集成电路,电子一、简介元素周期表中硅化物与其他元素硅的化合物。他们涵盖所有的化合物，这作者的最喜欢的图,所谓的硅化物周期表(图l)（1）。这些化合物的分子氧硅化物(SiO2),俗称二氧化硅,二氧化硅是地球的主要组成部分，也是硅集成电路成功的关键材料。硅的化合物与氢、碳、氮、卤素也在集成电路中扮演着重要的角色。CSi,俗称硅硬质合金,是一种潜在的高温半导体，适用

3、于硅基器件的应用程序。在本文中,限于下降的硅化物类别的所谓“金属间化合物”,材料,或多或少是金属或像图1中的heavy-lined插图所示。这些都是过渡金属硅化物。从二十世纪开始，过渡金属硅化物就受到了极大的关注。大部分研究通过1950年代步入1960年代使用粉末冶金技术生产这些材料。132个研究主要重点调查了基本属性如电阻率、高温稳定性、构建金属硅相图,硅化物晶体化学以及耐蚀性。一些硅化物具有非常高的熔点用于炉子的原材料和高温涂料,仍在研究（2）MoSi2在一些或其他的形式的应用（3）过渡金属硅化物,一般来说,金属-金属和合金这些比较低电导率是良好的电导体。使用硅化物作为导体在SiCs的可能

4、性以及硅化物薄膜的研究首先在六十年代末开始,然后当时就表示（4、5）应用(见下个定义部分)集中在使用（a）肖特基势垒和欧姆接触,(b)门和互连金属以及(c)外延导体异质结。（6）除了测量肖特基势垒高度,接触电阻和电阻，形成金属硅系统和反应扩散动力学。过去30年一直在研究工作温度、机械应力、氧化性、蚀刻特征、硅上外延生长等有关半导体集成电路稳定性的参数。（4,6-10）表1列出了用于小规模集成电路的硅化物的性能。表2列出了一度被应用的硅化物的性能，同时表2列出了硅化物薄膜电阻率以及熔点的数值，不同条件下，电阻率有着不同的范围，当半导体集成电路制造逐渐的使用较薄的薄膜时，低价态材料只适用于高纯度大

5、体积硅化物。晶界、缺陷以及杂质是薄膜高电阻的主要原因。（11）另外值得注意的是，由于增加冶金的稳定性，当接触硅时，硅含量较高的硅化物被认为是自然产生的电阻率最低的材料。因为PdSi在高温下不稳定，因此只有Pd2Si是一个例外。（12,13）在这张表上我们要排除了一些锰、铬、铁的硅化物的半导体。他们将在另一个部分讨论。综述,首先要测试这些硅化物的电气性能的有用性。紧随其后的是评估这样的硅化物在半导体集成电路的应用,硅化物稳定性、影响选择的限制,并在现有和未来的硅化物微电子学方面的新用途。这将表明,从八十年代末到九十年代初，随着微电子产业的发展从大尺寸(六十年代末最小特征尺寸10m)到亚微米尺寸的

6、大小, 在21世纪将演变成小于0.1微米特征尺寸,所需的集成电路金属化的特点也发生了变化。这些变化让位给硅化物的应用,这在过去是不可能的。2接触电阻和互连延迟微电子学图2显示了一个的横截面示意图，基本的金属氧化物半导体场效应晶体管(MOSFET)硅化物用作接触硅(所谓的基区和耗尽区)和用于连接多晶硅,以后多晶硅用来降低门电路的阻力(金属氧化物半导体中部地区)。在接下来的的基本定义这样的使用介绍。2.1肖特基势垒高度和接触当金属在半导体(硅在目前的情况下)沉积或形成硅化物的势垒,称为肖特基势垒，这是电荷转移的结果,因为费米能级的存在这两个材料都必须匹配。因为材料的原因，金属和半导体之间的电荷转移

7、的结果是不平等的，进而形成势垒。理想情况下,金属半导体之间的行为差异可以预测计算。例如,图3所示为n型半导体,如果金属中的电子逸出功m大于半导体中的电子逸出功s,金属半导体整流接触。这是因为,当金属和半导体表面接触,要求费米能级相匹配的原因有两个，一方面是电子从n型半导体移动到金属电子浓度不足和半导体表面附近,导致导带弯曲。内置电势Vbi和电子流保持到平衡状态，建立了肖特基势垒从而形成肖特基势垒。另一方面,如果m小于s,半导体和金属之间形成欧姆接触而没有势垒。一个可以设想四种不同类型的势垒情况(见参考。例如11)m> s,m< s分别在 n型和p型半导体中。如果没有其他因素的影响，

8、金属与半导体间的接触电势可以写作b=m-x (1)肖特基势垒高度b和半导体导带顶的电子亲和性qx,如图3所示为理想肖特基势垒,一个给定的金属在给定n型半导体（bn）和p型半导体(bp)势垒高度之和等于半导体的能带(Eg)。bn+bp=Eg (2)因此,当bn大，bp小时。表3列出了bn在各种硅化物中的电子势。PtSi与 n型半导体形成肖特基势垒和p型半导体形成良好的欧姆接触 (见下文)。方程(1)代表一个理想的情况，然而计算肖特基势垒的b时，必须考虑到半导体表面图像力降低的影响,界面层的影响。尽管在确定真实的金半接触的电学特性时非常重要，但讨论这些参数已经超出回顾的范围，读者会涉及到文献11和

9、14，并将其引入其中。势垒高度b,决定着半导体器件或接触上金属中电流的流动特性。（14）电流密度J(在当前单位面积)是一个函数的和,和外加电压V:J=A*T2exp-qbkTexp-qVnkT-1 (3)在这个方程式中,n是二极管理想因子,在理想的肖特基势垒二极管是统一的。A*是理查森常数, T为开氏温度,q是电子电荷,k为玻耳兹曼常数。决定J与V关系的是b和n方程(3)清楚地表明, 高电势b和轻掺杂半导体整流接触,只允许电流流向电压低的方向,减少了障碍。因此当金属接触一个n型半导体的正极,电流正向偏置。另一方面,当相同的接触是负极的半导体,没有电流流动。在相反偏置的情况下,障碍限制电流偏置情

10、况下的电子流动。金属与半导体间肖特基势垒的势垒高度也决定了所谓的接触阻力。没有设备在电特性及机械方面的干扰，金属在半导体上形成的沉积通常会有良好的接触，它有一个电阻,称为接触电阻,这与设备阻力相比是可以忽略不计的。具体的接触电阻Rc（-cm2）是这样被定义的：Rc=dVdJV=0 (4)可以获得电流密度(J)和电压(V)的特征。Rc与b相关, 金属的肖特基势垒高度和半导体的掺杂浓度ND。在半导体中低的掺杂浓度Rc为：Rc=kqA*Texp(qbkT) (5)对于高的掺杂浓度,ND在半导体 (ND> 1019 cm-3),由电子穿越隧道障碍的接触电阻控制,Rc掺杂浓度ND决定。（14） 事

11、实上，在进行电气连接到底层器件（pn结或np结）时，高的掺杂密度、电子隧道效和接触电阻应占主导地位。硅上的硅化物的接触电阻可能成为器件总电阻的一个主要增加因素,尤其是当尺寸缩小时。（15）目前Rc值在10-7 -cm2范围内是可以接受的。在未来，最小器件正常运行的必要值应低至10-10-10-9 -cm2。2.2互连延迟尽管硅化物首先应用到半导体集成电路和器件上,（5） 尽管硅化物作为半导体接触最早应用到器件和集成电路中，但其利润随着塑造金属接触的简便化而下降。硅化物的复兴起来的利润实现制硅工艺的高阻抗的结果，硅工艺的高阻抗不仅形成MOSFET的门极，还用于这个等级的互连。（7）是减少截面互连

12、的直接结果。增加阻抗是不可取的,因为增加阻力就增加了所谓的RC时间常数，R和C分别是在门电路和器件互联水平的电容和电阻。RC越高,器件的传输速率越慢。RC时间常数可以近似看作一个简单的金属电容乘以R，对于电路和大尺寸器件来说，这是近似却也是唯一有效的:RC=LwtoxLwtox=tL2oxtox (6)这里L和W是线路的长度和宽度,ox和tox分别是氧化物介电常数和氧化硅接地层厚度。和t分别是电阻率和互连金属的厚度。因此也就是说，在垂直方向扩展,减少了t和tox,会增加RC。然而, RC只取决于线路长度L和宽度W而不是给定的t和tox。因此,减少线宽不改变RC。因为这一个缺点,RC时间可以抵消

13、小尺寸器件的速度优势。表4列出了这些最常用的硅化物和多晶硅的RC时间常数(或电路延迟)。很明显硅化物RC值远远低于多晶硅,CoSi2、TiSi2 比多晶硅有更低的价态。应指出，当器件尺寸缩小到5m以下，以上提到的简单的平板电容以外的电容变得重要，在较小尺寸下快速增大，从而影响RC值，以上成为急剧降低尺寸的重要原因。这些讨论,再一次超出了本文的讨论范围,不在这里继续讨论。读者可以参考文献11中的内容。随着器件尺寸的减少和电路复杂性的增加,相互连接的长度L继续增大。因此, 如果可以不在一个平面进行互连，通过绝缘层实现所谓多级互连方案，那么会减少L(在等式6中),因此RC和L都可以有效地减少。这种类

14、型的方法并不影响我们关于硅化物应用的讨论，除了硅/硅工艺门极和接触长度还能减小，对于这个所使用的最低阻抗的材料的设备稍微不作规定。3、所需的特征硅化物表1列出了所需硅化物的集成电路特性。不仅有材料特征如电阻率、氧化性和周边交互材料,也提供了相应的工艺要求。加工整合集成电路涉及大量的处理步骤,使材料干燥底层,湿化学物质覆盖,周围覆膜以及高温过程。通过这些流程在实际应用时，大的电性偏置和电流通过时硅化物保持能够稳定结构。硅化物早期制造成为门电路和互连器件时也受到一些高温处理。因此,门电路和硅化物器件互连必须满足表1所有的需求。直到八十年代中期,只有耐火硅化物如Ta、Ti、Mo可用于这样的器件。只有

15、最近,当传输门和互连过程的温度已经降低到900°C或更低,CoSi2才被使用到互连器件中。硅化物的主要成分为硅，因此不需要通过几种早期高温过程和最终成形处理。此外,这些硅化物不需要拥有最低的电阻率。最重要的要求是非常低的接触电阻,最小的硅消耗,如果在形成硅化物时只有最小结渗透而没有横向扩散(见下文)。第八组金属硅化物很好的满足了这些条件。TiSi2虽然是特殊情况(见下文) 但大多数情况也满足这些标准。 硅化物形成过程中横向扩散与半导体交互有关的小规模的接触窗口和主导地位的扩散物种是有关系的。Ti、Ta、Mo、W与硅反应，硅侧壁的窗口扩散形成硅化物 (退火前覆盖金属)。另一方面,Co、

16、Pt和Ni与硅在低温条件下交互反应、金属扩散,因此在该地区形成硅化物的接触硅表面,而不是在侧壁上的金属介质。在热退火时使用氮气可以有效地抑制Ti在硅中的扩散（16）。氮气沿着Ti晶界迅速扩散然后在表面形成TiN,有效减少了快速扩散路径。这种使用Ti自对准方法形成硅化物(在下一节中讨论) 退火技术用于半导体集成电路。由于电场的集中更清晰的节点在接口，硅和硅化物界面接口(在接触窗口)偏差产生是导致早期设备故障的原因。因此,硅和硅化物接口应该有相同的清晰度(相对的最初的硅表面)。如前所述中硅化物的形成,接口的清晰度主要决定金属沉积之前的硅表面清洁程度。掺杂剂(已经出现在Si交互之前,或后引入硅化物)

17、再分配,形成掺杂物的堆积在界面附近的硅的含量是必须的。掺杂剂在硅上沉积形成pn结，产生较低的接触电阻。在这个区域（9,10）研究显示通过适当的控制硅化物的形成和掺杂过程,上面提到的标准可以满足。最后值得注意的是,稳定硅化物的高温掺杂衬底,特别是在硅化物形成或掺杂剂激活已被考虑。由于在亚微米设计规则的器件中的有效性，对Ti和Co的硅化物性能进行了研究。Co硅化物比Ti硅化物更定。这些观测解释了CoSi与相比Co掺杂化合物更高的热力学稳定性，TiSi2与Ti掺杂化合物相比有更低的热力学稳定性的根本原因。4、在微电子学中硅化物的制备传统意义上，金属薄膜沉积在硅表面上反映形成硅化物。Ni、Pd、Pt硅

18、化物首先被应用在集成电路中的效果很好，这种制法得到了相当大的关注。在没有掺杂剂扩散的情况下，所有这些金属以及Co与硅在足够低的温度下发生反应。这也现这些占主导地位的扩散金属的反应温度，这些金属不与SiO2发生反应，绝缘形成孤立器件。4.1自对准硅化物的形成传统的自对准硅化过程联系如图4（5）所示，金属薄膜沉积在有图案的氧化物和硅界面。硅化物是由金属沉积在退火所需的环境和温度条件下形成。最后,未反应的金属在SiO2湿式蚀刻时被蚀刻，而不是蚀刻硅化物或SiO2。形成的硅化物的工艺良品率有两个重要的优点：(1)过程不需要额外的光刻技术,蚀刻和对位是预先确定的,(2)它形成了一个非常干净的硅和硅化物接

19、口，接口有很大的可复写能力。金属和硅表面沉积器件清洁适用于这个流程。在门电路使用相同的变换方法是有一定的必要型。一多晶硅层必须提供硅与上覆金属沉积形成硅化反应。Murarka（11）,Lau(19) ,Osburn(20) 等人这样描述这个过程。图5描述了由硅化物形成门电路以及线路的连续过程。在这个序列中，多晶硅被放置在栅氧化层，然后通过LPCVD氧化Si3N4作为掩膜。源极和漏极是由离子注入和光致抗蚀剂移除形成的。在这之后,氧化物进行氧化,形成多晶硅。这个热处理激活和扩散掺杂剂。源极和漏极被各向异性多晶硅氧化物封闭。剩下的氮化物被选择性化学腐蚀,从而多晶硅和源极和漏极形成。然后原位沉积在金属

20、表面清洗。由退火形成硅化物,和未反应的金属是被选择性化学硅化腐蚀,在门级中,源极和漏极互连。要注意的是, 在多晶硅薄膜中使用Si3N4,有两个重要的要求。首先,它是通过氧化薄膜对多晶硅进行隔绝,只允许多晶硅的源极和漏极发生氧化。第二,它允许的形成硅化物与匹配的硅化物进行阶梯覆盖。近年来,最大的热预算决定热氧化后对氮化物/多晶硅的腐蚀。相反,上面的过程是(a)多晶硅模式、(b)低温化学气相沉积氧化和(c)干法刻蚀氧化物侧壁上的多晶硅(图5(c)。表4中列出的CoSi2 PtSi,TiSi2,这些硅化物是通过使用自对准的过程形成的。Ni和Pd的硅化物也可以通过这样的过程形成,但他们与CoSi2,P

21、tSi,TiSi2相比并没有表现出任何优势。表5对这些硅化物进行了对比。很明显CoSi2是提供亚微米级特性的最理想的应用材料。在制造业中它已经被用在0.75和0.5m的电路设计工艺中。（21）最近CoSi2、TiSi2以及PtSi已经开始被应用到0.1m的CMOS技术设计工艺中。这说明CoSi2是在小尺寸工艺中的最佳选择。（22）TiSi的相关主要不足过程：(i)减少非线性系数的温度低至400°C，(ii)不稳定的硅化物掺杂物的存在，(iii) C,N,0,和H等高亲和力杂质等硅化物的形成速率，以及(iv) C49-C54相位变换所必需的高温, 因为C54阶段电阻率较低，所以TiSi

22、2是必要的。成功制造的自对准硅化物结构强烈依赖于(a)理解硅金属薄膜和多晶硅衬底之间的反应和(b)金属硅反应动力学的知识。大量的实验结果已经从研究积累调查金属薄膜和硅衬底之间的反应。（4,8,18）测试数据清楚地表明了争议主要在形成阶段的顺序、生长动力学、电性质甚至硅化物的稳定性上。（23）清洁金属硅界面,衬底材料和薄膜的纯度，金属原子在硅中的扩散系数,反之亦然,相对形成不同阶段的自由能,反应的温度在控制反应动力学中都起着非常重要的作用。其中,前两个是决定自对准硅化物形成的再现性的最重要原因。一般来说，硅表面的主体氧化层只有薄薄一层(0-30A)。该层可以有助于抑制或改造金属与硅之间交互作用。

23、表6列出了硅金属沉积前表面清洗技术。所谓的氢钝化硅表面就是当硅表面暴露于HF的水溶液中没有后续的长时间水洗。（24）表面硅原子键合氢和表面在空气中短时间持续保持稳定。金属在硅上沉积时氢脱离。共溅射技术指的是在溅射室吸引气体(氩气)离子向硅衬底偏向溅射形成表面的层的过程。由于未指明的离子反应动力学损害衬底使得溅射表面引起变化。不受控制的离子溅射损伤可能导致的漏极在受损地区连接(由于金属或杂质捕获这种方式与硅化物连接)。因为减少结深度,即由于距离减少，表面附近的损害和结耗尽边缘变得更加重要的。第三种技术,具体地说,被证明是在CoSi2形成过程中是十分有用的。一层薄薄的Ti是用来清除氧化硅主体中的氧

24、(热Ti应该能够减少SiO2)这使得Co与清洁硅表面在低温条件（一般低于500°C）下进行交互反应。可以想象,这种技术也可以有于Pt、Ni和Pd硅化物的形成。 有一个稍微不同的方法,Berti和Bolkhovsky （21）使用离子溅射蚀刻和钴沉积一层薄薄的TiN保护层紧随其后获得可再生和可制造的过程。最近Yamazaki(22)等用相同的方法在0.1mCMOS元器件上生产CoSi2。Lien和Nicolet(26)研究了杂质对过渡金属硅化物的影响。他们的结论是:硅化物薄膜的杂质可能会使薄膜电阻率、腐蚀性能、压力、衬底附着力发生改变，而且许多其他参数如晶粒尺寸、热膨胀等系数、氧化率等

25、也在硅化形成的过程收到杂质的影响。也许可以在退火环境中出色的控制着杂质对金属和接触面的影响。然而,存在的掺杂剂是不可避免的。最近的结果清楚地表明,掺杂物扮演一个非常重要的角色在决定着反应动力学。（4,17,27）此外,硅化形成会导致掺杂剂再分配从而影响结属性。（9 ，10）掺杂物的再分配导致了（a)雪崩击穿,推动掺杂物成硅和硅化物接口向硅内移动,(b)掺杂物在硅和硅化物接触面分离,和(c)掺杂物在硅和硅化物及周围分离。（28）几个相关的影响因素包括:(i)增强在硅中的扩散（28）(2)形成硅化物外延层比杂质薄膜掺杂趋势低得多（4）(3)金属掺杂相对于金属硅化物和硅掺杂稳定,（17，29） 及(

26、iv)掺杂物的表层蒸发趋势。（30）然而，使用氧化沉积层可以抑制掺杂剂的蒸发。磷、砷和锑都可以减缓金属硅化物的反应。（17）硼在其中所起的作用目前不是很清楚。这项研究,确定了掺杂物在金属硅化物反应动力学尤其是在早期阶段所起的控制作用。仔细研究反应动力学,重现自对准连接需要大量的工作。预处理和最终硅化物的形成过程中掺杂剂是至关重要的。首先在验收态硅表面与硅化物形成接触面,其次是掺杂剂植入形成必要的连接。掺杂物通过硅化物可以敲击金属原子结。为了避免这种可能性,掺杂剂可以通过驻留在硅化物中,然后在退火温度升高时允许掺杂物重新分配和分散硅形成的结。这是未来器件结深在200-300A的浅层次条件下的首选

27、技术。最近使用CoSi2的结果显示这种技术的可行性。（9,10）4.2共沉积硅化物从气相角度来说，理想条件下，硅和金属原子也可以共沉积形成硅化物。共沉积的使用降低了硅化物的形成温度,尤其是耐火硅化物有了更大的适用范围。消除了界面的干扰原生氧化硅使硅化物在任何衬底(如Si、SiO2、砷化镓等)可能形成。因此,在多晶硅上的主要硅化物应用上,同时沉积Ti、Ta、Mo以及W的耐火硅化物。随后硅化物和多晶硅被同时干蚀刻图案形成了门电路和互连器件(图2)。共蒸发、共溅射以及化学气相淀积技术被用来实现这些沉淀物.（31-33）共沉积的最具吸引力的特性,尤其是共溅射,是它的能够控制Si:M的比例。此功能已经被

28、用于沉积合金MxSiy,x/y的比值改变可以从零到无穷大,即从纯金属到纯硅。自由控制Si:M沉积膜的投入比例用于提高耐火硅化物的稳定性使用门和互连金属化。使用富含硅元素二硅化物（34）而非化学计量二硅化物。多余的硅存在于边界(GBs) 和衬底粘合层，提供了更高的稳定性。多余的硅也会降低热氧化时的压力、蚀刻难度。富含硅元素的MoSi2(例如MoSi2+x)被用于高温耐腐蚀涂料。不同于分立金属和硅薄膜的离散问题，共沉积冶金交互薄膜促进了硅化物的形成。这指出共沉积硅化物是在原子尺度上更紧密的金属硅原子的混合物。当薄膜中Si:M的比例沉积在0.5-8之间，薄膜中没有长时间或短时间的Ti-Si和Co-S

29、i混合物存在。相比之下，Mo-Si,Ta-Si,Pt-Si在富含金属的薄膜中只能短时间停留。在退火形成硅化物时，只在局部发生交互反应，因此没有过度的扩散电流。共沉积薄膜需要修整硅基极和金属界面。共沉积技术被用来沉积非化学计量亚稳金属合金。共溅射薄膜包含一个小过剩的硅(Si:W比约为2.2),被发现退火后六角形(晶体结构)温度范围400 - 700°C。（35）六角形薄膜转换成正方形时退火温度范围700 - 100°C。六角形薄膜比正方形薄膜有更高的电阻率。六角形朝正方形薄膜转变显示了1/2的依赖性。这表明在转变过程中低过饱和度和核的存在(在正方阶段)。（35-37）通过高温

30、退火在富含金属的共沉积薄膜上形成硅化物界面的化学计量被硅在这个界面的消耗量所控制。例如,100的铂金将与132的硅反应形成197的PtSi。然而,如果说一个沉积大约150的Pt2Si,然后转换为197的PtSi，只有大约66的硅将被使用。这个概念已经在白金和钴硅化物条件下被证明。（38，39）在亚微米级大规模集成电路连接的地方深度将非常小(小于2000)，但是金属化和硅化方案可以保护结深度，使其仍然形成一个良好的接触较低的接触电阻。在超高真空分子束外延室的共沉积CoSi2,使得硅外延硅化物层形成基质，最低的min * min值将被定义为最低的比率。卢瑟福背散射(RBS)将对齐标本的收益计算到非

31、对齐标本的随机收益总额中。因此Xmin是衡量结晶度的一个数值。在一个超高真空室共沉积外延生长CoSi2的方法清晰地打开了异质外延（39）生长埋金属化三维器件和金属底座晶体管的大门。（40）如今,WSi2(富多晶硅)是被最经常使用CVD沉积在多晶硅上的硅化物。（33）另一方面,TiSi2和CoSi2用于利用自对准技术形成的多晶硅和硅接触的窗口。因此,利用先进的物理气相沉积技术或化学气相淀积技术制备Ti和Co薄膜是必需的。部分电离技术（41）或小电势衬底偏置等离子体增强(辅助)CVD的方法对于吸引电离金属离子会有用的。5硅金属化形成硅化物的动力学大量的工作用来研究金属薄膜和硅形成金属间化合物的反应

32、动力学。（4，8,9,18）使用(a)薄层电阻(电阻率除以薄膜的厚度),(b)RBS或(c)x光衍射测量。（42）会促进硅化物动力学的增长。最近椭圆光度法已经被应用于非常薄(< 1000A)的硅化物形成。动力学数据的总结，读者可以参考文献4、8、9和18。后一个阶段形成的动力学要求,尤其是当多个阶段同时形成时，在低温退火时富有金属硅化物是以金属薄膜沉积的形式在Si或多晶硅上生成。在合适的动力学条件下,金属硅化物继续形成,直到所有金属消耗完。在那一阶段后,下一个富含硅元素的阶段开始形成。例如,在Si上外延生长的Pi，Pt2Si紧跟着PtSi生成。对于Si上外延生长Co，Co2Si、CoSi

33、和CoSi2依次生成。另一方面,对于Si上外延生长 Ti,TiSi形成所谓的C49结构比C54结构在高温条件下结构形式更稳定。Nemanich 等的建议的C49相位比C54相位有更小的表面,因此有一个较小的临界核大小。另一方面,C54相位体积自由能较低,因而更稳定。金属薄膜和衬底给定的形成和检测阶段, ,取决于反应条件(包括温度、时间、环境、界面洁净度、反应物的厚度) 尤其是温度。表7显示了在不同温度下，不同厚度的Co薄膜在Si（100）晶面上的生长情况（45）， 在厚膜和较低的退火温度条件下,Co2Si形成的金属钴。继续在这些条件下退火导致CoSi的形成。在较低的温度条件下，薄膜退火发现Co

34、2Si和CoSi共存。在400°C时，薄膜退火处理只检测到了CoSi,而相同的薄膜在350°C退火时发现Co2Si和CoSi共存。在600°C或更高温度退火时,只检测到了钴膜的厚度。在这张表的第三列,金属间化合物中列出的元素丰度顺序由x射线强度决定的。越丰富的阶段越早列出。在400°C退火时薄膜中没有发现CoSi2。同样的,在500°C或以上退火时薄膜中没有检测到Co2Si。在500°C退火时薄膜中检测到了 CoSi和CoSi2。这两个硅化物的相对数量是由x射线衍射峰综合强度决定的。图6显示了(210)峰CoSi和(220)峰的CoS

35、i2钴薄膜沉积在硅的厚度比率强度最激烈的函数。薄的薄膜大多是CoSi2形成,而厚的薄膜主要是由CoSi形成。图6和表7清晰展示金属间化合物的类型与膜厚、退火温度和退火时间的关系。Gosele和Tu(46)尝试建立薄膜相互作用动力学模型，试图解释金属间化合物层扩散的物质和原子的重排形成基于序列的阶段所必需的增长反应产物的界面。尽管以其他人经验为主来尝试，然而他们的模型不能预测第一阶段形成,。近年来,快速热退火(区域)已成功用于形成硅化物。对比在熔炉同一温度下退火，硅化物在很短的时间形成。根据Osburn(8)对Ti和Co硅化物研究，两种类型硅化物的退火温度基本相同:他们两个表现出最大电阻率较低的

36、退火温度, 退火温度高于临界产生电阻率急剧下降的现象。快速热退火具有一些优势如洁净的环境和节省流程所需时间。注意这些结论不涉及反应或相互扩散率。在快速热退火时，反应速率会增强，也许与短时间内退火高强度灯光照射，光子被吸收有关。Sitaram（50）明显观察到在钴硅化物形成时有着更高的反应速率。Pant等（51）观察到在快速热退火时PtSi与Pt2Si相互扩散率分别比熔炉退火高1.3 -l.6倍和8倍。（52-54）Pant等（51）注意到通过快速热退火，PtSi和Pt2Si在形成过程中获得激活能量，这也是得出的与Osburn(8)熔炉退火比较一致的结论。6外延硅化物表8列出了硅化物、金属和半导

37、体在低硅晶格的不匹配性。（55）因此，这为硅化物形成外延硅的趋势提供了适当的生长条件。Ishiwara等（55）得出外延生长出的硅化物最好的是在硅（100）面和硅（111）面生长NiSi2、FeSi2、CoSi2、MnSi2、CrSi2、NiSi2、CoSi2、InSi3尤其是Pd2Si。因为硅化物晶体是对称的斜方晶系，因此PtSi也是生长在硅（111）面上。（56） 外延硅化物的形成及发展为金属化接触、三维器件以及异质结的形成打开了新的希望之门。外延生长的方案将提供晶界和无位错薄膜。因此，这样的薄膜实际上消除了冶金交互与晶界扩散（转位）的相关问题。因此，金属化将在高温下保持稳定以及有着更长的

38、电子迁移寿命。外延生长金属化硅建议尽量在硅表面上外延生长金属。因此可以硅-金属-硅的外延异质结可以被制造。这个方案表明了三维电路及新器件的可能性。金属底座晶体管（62）和渗透性底座晶体管（63）是两个新器件的例子。Si-CoSi2-Si异质外延结构甚至金属底座晶体管都可以被制造。（59,60）最初在硅（111）基板（64，65）现在在硅（100）基板（66）上外延生长CoSi2以及在CoSi2上异质外延生长Si已经吸引了大量的注意力。最近，CoSi2的光学性质已经被研究（67-69），同时淀积技术被开发出来通过硅的矩阵来实现控制CoSi2的生长。这种结构可以被用于1-2m波长范围内的光电探测器

39、。在这方面，由于N型硅的肖特基势垒高度比较高，因此极薄一层的PtSi应经被成功的用于红外线探测器中。7微电子加工过程中的硅化物稳定硅化物一般是非常稳定的。表9列出了热稳定性差的硅化物的薄膜的范围(<2500A)。还要注意,在室温时大多数的硅化物薄膜在无机酸和碱的条件下相当稳定。然而,TiSi2能够迅速地溶解于密闭的HF环境中。应该注意,在CoSi2(100 300A)层上使用自对准过程形成Si被发现是相当稳定的硅化物通常有热系数(CTE)明显高于Si4,通常形成于温度大于600°C。这将导致拉伸硅化物薄膜存在很高的应力状态,通常大于 5×109 dyn/cm2。在这样

40、的压力下,硅化物依然非常稳定，硅和多晶硅基质的硅化物界面很完整的和坚固。最后指出，由于他们的高温稳定性，硅化物已有新的应用，如作为GaAs金半场效应晶体管（MESFET）的门金属化。8结论硅化物因为高导电性,耐高温,耐腐蚀的特性成为良好的电接触材料，硅和多晶硅薄膜良好的低电阻率覆盖层用作金属门。在这篇文章中硅化物,它们的属性、形成、适用性稳定,外延硅回顾。很明显,SIC行业设备/电路继续小型化的需要变化显著。目前CoSi2,拥有最好的可靠性。低电阻率、低接触电阻对n 型硅和p型硅,简单的处理和热动力学有利稳定(温度高达900°C)带来了关注CoSi2的使用,在亚微米器件/电路。额外的

41、可靠性CoSi2,与Si和外延生长异质外延硅上外延CoSi2,。REFERENCES1. Keiffer, R. & Benesovsky, F., Hartstoffe, Springer-Verlag, Wien,1963, p. 455.2. Wchrmann, R., in High-temperature Materials and Technology, eds I. E. Campbell & E. M. Sherwood,Wiley, New York, 1967, p. 399.3. Duquette, D., RPI, Troy, NY, Private C

42、ommunication (1993).4. Murarka, S. P., Silicides for VLSI Applications, Academic Press, NY, 1983.5. Lepselter, M. P. & Andrews, J. M., in Ohmic Contacts to Semiconductors, ed. B. Schwartz, Electrochem. Sot.,Princeton, NJ, 1969, p. 159.6. Murarka, S. P., Mat. Res. Sot. Sym. Proc, 320 (1994) 3.7.

43、Murarka, S. P., J. Var. Sci. Technol, 17 (1980) 775.8. Nicolet, M. A. & Lau, S. S., in VLSI Electronics Microstructure Sciences, Vol. 6, Materials and Process Characterization, eds, N. G. Einspruch & G. D. Larrabee, Academic Press, NY, 1983, p. 330.9. Osburn, C. M., in Rapid Thermal Processi

44、ng Science and Technology, ed R. B. Fair, Academic Press, Boston, 1993, p. 227.10. Maex, K., Materials Sci. Eng., Rll (1993) 53.11. Murarka, S. P., Metallization Theory and Practice for VLSI and ULSI, Butterworth, Boston, 1993, Chap. 4.12. Vaidya, S. & Murarka, S. P., Appf. Phy. Lett, 37 (1980)

45、51.13. Hansen, M., in Constitution of Binary Alloys, McGraw- Hill, NY, 1958.14. Sze, S. M., Physics of Semiconductor Devices, 2nd Edition, Wiley, NY, 1981.15. Gildenblat, G. S., & Cohen, S. S., in VLSI Metallization,VLSI Electronics Microstructure Science, Vol. 15, eds N.G. Einspruch, S. S. Cohe

46、n & G. S. Gildenblat, Academic Press, NY, 1987, p.247.16. Haken, R. A., J. Vat. Sci. Technol, B3 (1985) 1657.17. Murarka, S. P., & Williams, D. S., J. Vat. Sci. Technol, B5 (1987) 1674.18. Tu, K. N. & Mayer, J. W., in Thin Films InterdiSfusion and Reactions, eds J. M., Poate, K. N. Tu &a

47、mp; J. W. Mayer, Wiley, NY, 1978, p.359.19. Lau, C. K., See, Y. C., Scott, D. B., Bridges, J. M., Perna, S. M. & Davies, R. A., IEDM Tech. Digest, IEEE, NY, 1982, p. 714.20. Osburn, C. M., Tsai, M. Y., Roberts, S., Lucchese, C. J & Ting, C. Y., VLSI Science and Technology-1982, eds C. J. Del

48、lOca & W. M. Bullis, Electrochem. Soc., Pennington, NJ, 1982, p. 213.21. Berti, A. & Bolkhovsky, B., in Proc. of VMIC, Santa Clara, VMIC Cat. No.92ISMIC-101, June 1992, p. 267.22. Yamazaki T., Goto K., Fukano T., Nara Y., Sugii T., and Ito, T., in Proc. of Int. ZEDM Conf. (IEEE Cat. No. 93CH

49、3361-3) IEEE, NY, 1993, p. 906.23. dHeurle, F. M., in VLSI Science and Technology-1982, eds C. J. DellOca & W. M. Bullis, Electrochecm. Sot., Pennington, NJ, 1982, p. 194.24. Chemical Surface Preparation, Passivation, and Changing for Semiconductor Growth and Processing, eds. R. J. Nemanich, C.

50、R. Helms, M. Hirose, and G. W. Rubloff, Mat. Res. Sot. Proc. Vol. 259, MRS, Pittsburgh, 1992.25. Wei, C. S., Fraser, D. B., Lawrence Dass, M. & Brat, T., in Proc. VMZC, June 1990, IEEE, NY, Cat. #90TH0325-1. p. 233.26. Lien, C. D., & Nicolet, M.- A., J. Vat. Sci. Technol, B2 (1984) 738.27. R

51、evesz, P., Gyimesi, J. & Zsoldos, E., J. Appl. Phys 54 (1983) 1860.28. Wittmer, M. & Tu, K. N., Phys. Rev., B29 (1984) 2010.29. Murarka, S. P., J. Vat. Sci. Technol., B2 (1984) 693.30. Murarka, S. P. & Vaidya, S., J. Appl. Phys., 56 (1984) 3404.31. Giepel, Jr., H. J., Hsieh, N., Ishag, M

52、. H., Koburger, C. W. & White, F. R., IEEE J. Solid State Circuits, 15 (1980) 482.32. Murarka, S. P. & Fraser, D. B., J. Appl. Phys., 51 (1980) 350.33. Schmitz, J. E. J., Chemical Vapor Deposition of Tungsten and Tungsten Silicides, Noyes, Park Ridge, NJ, 1992.34. Fraser, D. B. & Murarka

53、, S. P., U. S. Patent 4,337,476, June 29, 1982.35. Murarka, S. P., Read, M. H. & Chang, C. C., J. Appl. Phys., 52 (1981) 7450.36. dHeurle, F. M., Petersson, C. S. & Tsai, M. Y., J. Appl. Phys., 51 (1980) 5976.37. Zener, C., J. Appl. Phys., 20 (1949) 943.38. Murarka, S. P., Kinsbron, E., Fras

54、er, D. B., Andrews, J. M. & Lloyd, E. J., J. Appl. Phys., 54 (1983) 6943.39. Bean, J. C. & Poate, J. M., Appl. Phys. Lett., 37 (1980) 203.40. Hensel, J. C., Levi, A. F. J., Tung, R. T. & Gibson, J. M., Appl. Phys. Lett., 47 (1985) 151.41. Lu, T. M., Private communication.42. Murarka, S.

55、P. in Characterization in Silicon Processing, ed. Yale Strausser, Butterworth-Heinemann, Boston, 1993, p. 53.43. Ko, S. H., Murarka, S. P. & Sitaram, A. R., J. Appl. Phys., 71 (1992) 5892.44. Nemanich, R. J., Jeon, H., Sukow, C. A., Honeycutt, J. W. & Rozgonyi, G. A., Mater. Rex Sot. Symp. P

56、roc., 260 (1992) 195.45. Murarka, S. P., Fraser, D. B., Sinha, A. K., Levinstein, H. J., Lloyd, E. J., Liu, R., Williams, D. S. & Hillenius, S. J., IEEE Trans. Electron Devices, ED-34 (1987) 2108.46. Gosele, U. & Tu, K. N., J. Appl. Phys., 53 (1982) 3252.47. Walser, R. M. & Bene, R. W.,

57、Appl. Phys. Lett., 28 (1976) 624.48. Tsaur, B. Y ., Lau, S. S., Mayer, J. W. & Nicolet, M.-A.,Appl. Phy. Lett., 38 (1981) 922.49. Ottaviani, G., J. Vat. Sci. Technol., 18 (1981) 924.50. Sitaram, A. R., Ph.D. Thesis, RPI, Troy, NY (1990).51. Pant, A. K., Murarka, S. P., Shepard, C. & Lanford, W.,J. Appl. Phys., 72 (1992) 1833.52. Poate, J. M. & Tisone, T. C., Appl. Ph