计算机组成原理课后的答案ppt课件

1、计算机系统概论计算机系统概论 1. 什么是计算机系统、计算机硬件和什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？计算机软件？硬件和软件哪个更重要？ 解：解：P3 计算机系统计算机系统计算机硬件、软件和计算机硬件、软件和数据通讯设备的物理或逻辑的综合体。数据通讯设备的物理或逻辑的综合体。 计算机硬件计算机硬件计算机的物理实体。计算机的物理实体。 计算机软件计算机软件计算机运转所需的程计算机运转所需的程序及相关资料。序及相关资料。 硬件和软件在计算机系统中相互依存，硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。缺一不可，因此同样重要。 5. 冯冯诺依曼计算机的特点是什

2、么？诺依曼计算机的特点是什么？ 解：冯氏计算机的特点是：解：冯氏计算机的特点是：P9 由运算器、控制器、存储器、输入设由运算器、控制器、存储器、输入设备、输出设备五大部件组成；备、输出设备五大部件组成； 指令和数据以同一方式二进制方式指令和数据以同一方式二进制方式存于存储器中；存于存储器中； 指令由操作码、地址码两大部分组成；指令由操作码、地址码两大部分组成； 指令在存储器中顺序存放，通常自动指令在存储器中顺序存放，通常自动顺序取出执行；顺序取出执行； 以运算器为中心原始冯氏机。以运算器为中心原始冯氏机。 7. 解释以下概念：解释以下概念：主机、主机、CPU、主存、存储单元、存储元、主存、存储

3、单元、存储元件、存储基元、存储元、存储字、存储件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。字长、存储容量、机器字长、指令字长。 解：解：P10 主机主机是计算机硬件的主体部分，是计算机硬件的主体部分，由由CPU+MM主存或内存组成；主存或内存组成； CPU中央处置器机，是计中央处置器机，是计算机硬件的中心部件，由运算器算机硬件的中心部件，由运算器+控制器控制器组成；组成； 主存主存计算机中存放正在运转的计算机中存放正在运转的程序和数据的存储器，为计算机的主要程序和数据的存储器，为计算机的主要任务存储器，可随机存取；任务存储器，可随机存取； 存储单元存储单元可存放一个机

4、器字并可存放一个机器字并具有特定存储地址的存储单位；具有特定存储地址的存储单位； 存储元件存储元件存储一位二进制信息存储一位二进制信息的物理元件，是存储器中最小的存储单的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独位，又叫存储基元或存储元，不能单独存取；存取； 存储字存储字一个存储单元所存二进一个存储单元所存二进制代码的逻辑单位；制代码的逻辑单位； 存储字长存储字长一个存储单元所存一个存储单元所存二进制代码的位数；二进制代码的位数； 存储容量存储容量存储器中可存二进存储器中可存二进制代码的总量；制代码的总量； 机器字长机器字长CPU能同时处置的能同时处置的数据位数；数据位

5、数； 指令字长指令字长一条指令的二进制一条指令的二进制代码位数；代码位数； 8. 解释以下英文缩写的中文含义：解释以下英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS 解：解： CPUCentral Processing Unit，中央处置机器，见中央处置机器，见7题；题； PCProgram Counter，程序计数，程序计数器，存放当前欲执行指令的地址，并可自动器，存放当前欲执行指令的地址，并可自动计数构成下一条指令地址的计数器；计数构成下一条指令地址的计数器； IRInstruction Register，指令存

6、放器，存放当前正在执行的指令的存指令存放器，存放当前正在执行的指令的存放器；放器； CUControl Unit，控制单元，控制单元部件，控制器中产生微操作命令序列部件，控制器中产生微操作命令序列的部件，为控制器的中心部件；的部件，为控制器的中心部件； ALUArithmetic Logic Unit，算术逻辑运算单元，运算器中完成算术逻算术逻辑运算单元，运算器中完成算术逻辑运算的逻辑部件；辑运算的逻辑部件； ACCAccumulator，累加器，累加器，运算器中运算前存放操作数、运算后存放运算器中运算前存放操作数、运算后存放运算结果的存放器；运算结果的存放器； MQMultiplier-Qu

7、otient Register，乘商存放器，乘法运算时存放，乘商存放器，乘法运算时存放乘数、除法时存放商的存放器。乘数、除法时存放商的存放器。 X此字母没有专指的缩写含义，此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数存可以用作任一部件名，在此表示操作数存放器，即运算器中任务存放器之一，用来放器，即运算器中任务存放器之一，用来存放操作数；存放操作数； MARMemory Address Register，存储器地址存放器，内存中用，存储器地址存放器，内存中用来存放欲访问存储单元地址的存放器；来存放欲访问存储单元地址的存放器； MDRMemory Data Register，存储器

8、数据缓冲存放器，主存中用来存放存储器数据缓冲存放器，主存中用来存放从某单元读出、或写入某存储单元数据的从某单元读出、或写入某存储单元数据的存放器；存放器； I/OInput/Output equipment，输入输入/输出设备，为输入设备和输出设备输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的的总称，用于计算机内部和外界信息的转换与传送；转换与传送； MIPSMillion Instruction Per Second，每秒执行百万条指令数，每秒执行百万条指令数，为计算机运算速度目的的一种计量单位；为计算机运算速度目的的一种计量单位； CPICycle Per Instruc

9、tion，执行一条指令所需时钟周期数，计算机执行一条指令所需时钟周期数，计算机运算速度目的计量单位之一；运算速度目的计量单位之一； FLOPSFloating Point Operation Per Second，每秒浮点运算次数，计算机运每秒浮点运算次数，计算机运算速度计量单位之一。算速度计量单位之一。 10. 指令和数据都存于指令和数据都存于存储器中存储器中,计算机如何区分它计算机如何区分它们？们？ 解：计算机硬件主要经解：计算机硬件主要经过不同的时间段来区分指令过不同的时间段来区分指令和数据，即：取指周期或和数据，即：取指周期或取指微程序取出的既为指取指微程序取出的既为指令，执行周期或相

10、应微程令，执行周期或相应微程序取出的既为数据。序取出的既为数据。 另外也可经过地址来源另外也可经过地址来源区分，从区分，从PC指出的存储单元指出的存储单元取出的是指令，由指令地址取出的是指令，由指令地址码部分提供操作数地址。码部分提供操作数地址。系系 统统 总总 线线 1. 什么是总线？总线传输什么是总线？总线传输有何特点？为了减轻总线负载，有何特点？为了减轻总线负载，总线上的部件应具备什么特点？总线上的部件应具备什么特点？ 解：总线是多个部件共享解：总线是多个部件共享的传输部件；的传输部件； 总线传输的特点是：某一总线传输的特点是：某一时辰只能有一路信息在总线上传时辰只能有一路信息在总线上传

11、输，即分时运用；输，即分时运用； 为了减轻总线负载，总线为了减轻总线负载，总线上的部件应经过三态驱动缓冲电上的部件应经过三态驱动缓冲电路与总线连通。路与总线连通。 4. 为什么要设置总线判优控制？常见为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？的集中式总线控制有几种？各有何特点？哪种方式呼应时间最快？哪种方式对电路哪种方式呼应时间最快？哪种方式对电路缺点最敏感？缺点最敏感？ 解：总线判优控制处理多个部件同时解：总线判优控制处理多个部件同时恳求总线时的运用权分配问题；恳求总线时的运用权分配问题； 常见的集中式总线控制有三种：常见的集中式总线控制有三种：链式查询、计数器查询、

12、独立恳求；链式查询、计数器查询、独立恳求； 特点：链式查询方式连线简单，易于特点：链式查询方式连线简单，易于扩展，对电路缺点最敏感；计数器查询方扩展，对电路缺点最敏感；计数器查询方式优先级设置较灵敏，对缺点不敏感，连式优先级设置较灵敏，对缺点不敏感，连线及控制过程较复杂；独立恳求方式判优线及控制过程较复杂；独立恳求方式判优速度最快，但硬件器件用量大，连线多，速度最快，但硬件器件用量大，连线多，本钱较高。本钱较高。 5. 解释以下概念：总线的主设备解释以下概念：总线的主设备或主模块、总线的从设备或从模或主模块、总线的从设备或从模块、总线的传输周期和总线的通讯控制。块、总线的传输周期和总线的通讯控

13、制。 解：解： 总线的主设备主模块总线的主设备主模块指一指一次总线传输期间，拥有总线控制权的设备次总线传输期间，拥有总线控制权的设备模块；模块； 总线的从设备从模块总线的从设备从模块指一指一次总线传输期间，配合主设备完成传输的次总线传输期间，配合主设备完成传输的设备模块，它只能被动接受主设备发设备模块，它只能被动接受主设备发来的命令；来的命令； 总线的传输周期总线的传输周期总线完成一次完好而可靠总线完成一次完好而可靠的传输所需时间；的传输所需时间； 总线的通讯控制总线的通讯控制指总线传送过程中双方的指总线传送过程中双方的时间配合方式。时间配合方式。 6. 试比较同步通讯和异步通讯。试比较同步通

14、讯和异步通讯。 解：解： 同步通讯同步通讯由一致时钟控制的通讯，由一致时钟控制的通讯，控制方式简单，灵敏性差，当系统中各部控制方式简单，灵敏性差，当系统中各部件任务速度差别较大时，总线任务效率明件任务速度差别较大时，总线任务效率明显下降。适宜于速度差别不大的场所；显下降。适宜于速度差别不大的场所； 异步通讯异步通讯不由一致时钟控制的通不由一致时钟控制的通讯，部件间采用应对方式进展联络，控制讯，部件间采用应对方式进展联络，控制方式较同步复杂，灵敏性高，当系统中各方式较同步复杂，灵敏性高，当系统中各部件任务速度差别较大时，有利于提高总部件任务速度差别较大时，有利于提高总线任务效率。线任务效率。 8

15、. 为什么说半同步通为什么说半同步通讯同时保管了同步通讯和异讯同时保管了同步通讯和异步通讯的特点？步通讯的特点？ 解：解： 半同步通讯既能像同步半同步通讯既能像同步通讯那样由一致时钟控制，通讯那样由一致时钟控制，又能像异步通讯那样允许传又能像异步通讯那样允许传输时间不一致，因此任务效输时间不一致，因此任务效率介于两者之间。率介于两者之间。 10. 为什么要设置总线规范？他为什么要设置总线规范？他知道目前流行的总线规范有哪些？什知道目前流行的总线规范有哪些？什么叫么叫plug and play？哪些总线有这？哪些总线有这一特点？一特点？ 解：解： 总线规范的设置主要处理不同厂总线规范的设置主要处

16、理不同厂家各类模块化产品的兼容问题；家各类模块化产品的兼容问题； 目前流行的总线规范有：目前流行的总线规范有：ISA、EISA、PCI等；等； plug and play即插即用，即插即用，EISA、PCI等具有此功能。等具有此功能。 11. 画一个具有双向传输功能的总线画一个具有双向传输功能的总线逻辑图。逻辑图。 解：此题实践上是要求设计一个双向解：此题实践上是要求设计一个双向总线收发器，设计要素为三态、方向、使总线收发器，设计要素为三态、方向、使能等控制功能的实现，可参考能等控制功能的实现，可参考74LS245等等总线缓冲器芯片内部电路。总线缓冲器芯片内部电路。 逻辑图如下：逻辑图如下：n

17、位位GDIRA1B1AnBn 12. 设数据总线上接有设数据总线上接有A、B、C、D四个存放器，要求选用适宜的四个存放器，要求选用适宜的74系列系列芯片，完成以下逻辑设计：芯片，完成以下逻辑设计： 1 设计一个电路，在同一时间实设计一个电路，在同一时间实现现DA、DB和和DC存放器间的传送；存放器间的传送； 2 设计一个电路，实现以下操作：设计一个电路，实现以下操作： T0时辰完成时辰完成D总线；总线； T1时辰完成总线时辰完成总线A； T2时辰完成时辰完成A总线；总线； T3时辰完成总线时辰完成总线B。 解：解： 1采用三态输出的采用三态输出的D型存放型存放器器74LS374做做A、B、C、

18、D四个存四个存放器，其输出可直接挂总线。放器，其输出可直接挂总线。A、B、C三个存放器的输入采用同一脉冲打三个存放器的输入采用同一脉冲打入。留意入。留意-OE为电平控制，与打入脉为电平控制，与打入脉冲间的时间配合关系为：冲间的时间配合关系为： 现以现以8位总线为例，设计此电路，如以下位总线为例，设计此电路，如以下图示：图示： 2存放器设置同存放器设置同1，由，由于此题中发送、接纳不在同一节拍，于此题中发送、接纳不在同一节拍，因此总线需设锁存器缓冲，锁存器因此总线需设锁存器缓冲，锁存器采用采用74LS373电平使能输入。电平使能输入。节拍、脉冲配合关系如下：节拍、脉冲配合关系如下： 节拍、脉冲分

19、配逻辑如下：节拍、脉冲分配逻辑如下：节拍、脉冲时序图如下：节拍、脉冲时序图如下： 以以8位总线为例，电路设计如下：位总线为例，电路设计如下：图中，图中，A、B、C、D四个存放器与数据总线四个存放器与数据总线的衔接方法同上。的衔接方法同上。存存 储储 器器 4. 阐明存取周期和存取时间的区别。阐明存取周期和存取时间的区别。 解：存取周期和存取时间的主要区别是：解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢期不仅包含操作时间，还包含操作后线路的恢复时间。即：复时间。即： 存取周期存取周期

20、= 存取时间存取时间 + 恢复时间恢复时间 5. 什么是存储器的带宽？假设存储器的数什么是存储器的带宽？假设存储器的数据总线宽度为据总线宽度为32位，存取周期为位，存取周期为200ns，那么，那么存储器的带宽是多少？存储器的带宽是多少？ 解：存储器的带宽指单位时间内从存储器解：存储器的带宽指单位时间内从存储器进出信息的最大数量。进出信息的最大数量。 存储器带宽存储器带宽 = 1/200ns X 32位位= 160M位位/秒秒 = 20MB/S = 5M字字/秒秒 6. 某机字长为某机字长为32位，其存储容量是位，其存储容量是64KB，按字编址它的寻址范围是多少？假设主存以字按字编址它的寻址范围

21、是多少？假设主存以字节编址，试画出主存字地址和字节地址的分配节编址，试画出主存字地址和字节地址的分配情况。情况。 解：存储容量是解：存储容量是64KB时，按字节编址的时，按字节编址的寻址范围就是寻址范围就是64KB，那么：，那么： 按字寻址范围按字寻址范围 = 64KX8 / 32=16K字字 按字节编址时的主存地址分配图如下：按字节编址时的主存地址分配图如下：3 7. 一个容量为一个容量为16KX32位的存储器，其地位的存储器，其地址线和数据线的总和是多少？中选用以下不同址线和数据线的总和是多少？中选用以下不同规格的存储芯片时，各需求多少片？规格的存储芯片时，各需求多少片？ 1KX4位，位，

22、2KX8位，位，4KX4位，位，16KX1位，位，4KX8位，位，8KX8位位 解：解：地址线和数据线的总和地址线和数据线的总和 = 14 + 32 = 46根；根； 各需求的片数为：各需求的片数为： 1KX4：16KX32 / 1KX4 = 16X8 = 128片片 2KX8：16KX32 / 2KX8 = 8X4 = 32片片 4KX4：16KX32 / 4KX4 = 4X8 = 32片片 16KX1：16KX32 / 16KX1 = 32片片 4KX8：16KX32 / 4KX8 = 4X4 = 16片片 8KX8：16KX32 / 8KX8 = 2X4 = 8片片 9. 什么叫刷新？为

23、什么要刷新？阐明刷新什么叫刷新？为什么要刷新？阐明刷新有几种方法。有几种方法。 解：刷新解：刷新对对DRAM定期进展的全部重定期进展的全部重写过程；写过程； 刷新缘由刷新缘由因电容走漏而引起的因电容走漏而引起的DRAM所存信息的衰减需求及时补充，因此安排了定所存信息的衰减需求及时补充，因此安排了定期刷新操作；期刷新操作； 常用的刷新方法有三种常用的刷新方法有三种集中式、分散集中式、分散式、异步式。式、异步式。 集中式：在最大刷新间隔时间内，集中安集中式：在最大刷新间隔时间内，集中安排一段时间进展刷新；排一段时间进展刷新； 分散式：在每个读分散式：在每个读/写周期之后插入一个刷写周期之后插入一个

24、刷新周期，无新周期，无CPU访存死时间；访存死时间； 异步式：是集中式和分散式的折衷。异步式：是集中式和分散式的折衷。 10. 半导体存储器芯片的译码驱动方式半导体存储器芯片的译码驱动方式有几种？有几种？ 解：半导体存储器芯片的译码驱动方式解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。有两种：线选法和重合法。 线选法：地址译码信号只选中同一个字线选法：地址译码信号只选中同一个字的一切位，构造简单，费器材；的一切位，构造简单，费器材； 重合法：地址分行、列两部分译码，行、重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法列译码线的交叉点即为所选单元。这种方法经

25、过行、列译码信号的重合来选址，也称矩经过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的阵译码。可大大节省器材用量，是最常用的译码驱动方式。译码驱动方式。 11. 画出用画出用1024X4位的存储芯片组成一个位的存储芯片组成一个容量为容量为64KX8位的存储器逻辑框图。要求将位的存储器逻辑框图。要求将64K分成分成4个页面，每个页面分个页面，每个页面分16组，指出共需组，指出共需多少片存储芯片。多少片存储芯片。 解：设采用解：设采用SRAM芯片，芯片， 总片数总片数 = 64KX8位位 / 1024X4位位 = 64X2 = 128片片 题意分析：此题设计的存储器构造上

26、分为题意分析：此题设计的存储器构造上分为总体、页面、组三级，因此画图时也应分三级总体、页面、组三级，因此画图时也应分三级画。首先应确定各级的容量：画。首先应确定各级的容量： 页面容量页面容量 = 总容量总容量 / 页面数页面数 = 64KX8位位 / 4 = 16KX8位；位； 组容量组容量 = 页面容量页面容量 / 组数组数 = 16KX8位位 / 16 = 1KX8位；位； 组内片数组内片数 = 组容量组容量 / 片容量片容量 = 1KX8位位 / 1KX4位位 = 2片；片；地址分配：地址分配：组逻辑图如下：位扩展组逻辑图如下：位扩展 页面逻辑框图：字扩展页面逻辑框图：字扩展 存储器逻辑

27、框图：字扩展存储器逻辑框图：字扩展 12. 设有一个设有一个64KX8位的位的RAM芯片，试问芯片，试问该芯片共有多少个根本单元电路简称存储基该芯片共有多少个根本单元电路简称存储基元？欲设计一种具有上述同样多存储基元的元？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址数据线的总和为最小，试确定这种芯片的地址线和数据线，并阐明有几种解答。线和数据线，并阐明有几种解答。 解：解：存储基元总数存储基元总数 = 64KX8位位 = 512K位位 = 219位；位； 思绪：如要满足地址线和数据线总

28、和最小，思绪：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，由于地址位数和应尽量把存储元安排在字向，由于地址位数和字数成字数成2的幂的关系，可较好地紧缩线数。的幂的关系，可较好地紧缩线数。 设地址线根数为设地址线根数为a，数据线根数为，数据线根数为b，那，那么片容量为：么片容量为：2aXb = 219；b = 219-a；假设假设a = 19，b = 1，总和，总和 = 19+1 = 20； a = 18，b = 2，总和，总和 = 18+2 = 20； a = 17，b = 4，总和，总和 = 17+4 = 21； a = 16，b = 8，总和，总和 = 16+8 = 24；

29、由上可看出：片字数越少，片字长越长，由上可看出：片字数越少，片字长越长，引脚数越多。片字数、片位数均按引脚数越多。片字数、片位数均按2的幂变化。的幂变化。 结论：假设满足地址线和数据线的总和结论：假设满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地为最小，这种芯片的引脚分配方案有两种：地址线址线 = 19根，数据线根，数据线 = 1根；或地址线根；或地址线 = 18根，数据线根，数据线 = 2根。根。 13. 某某8位微型机地址码为位微型机地址码为18位，假设位，假设运用运用4KX4位的位的RAM芯片组成模块板构造的芯片组成模块板构造的存储器，试问：存储器，试问： 1该机所允许

30、的最大主存空间是多该机所允许的最大主存空间是多少？少？ 2假设每个模块板为假设每个模块板为32KX8位，共位，共需几个模块板？需几个模块板？ 3每个模块板内共有几片每个模块板内共有几片RAM芯片？芯片？ 4共有多少片共有多少片RAM？ 5CPU如何选择各模块板？如何选择各模块板？ 解：解： 1218 = 256K，那么该机所，那么该机所允许的最大主存空间是允许的最大主存空间是256KX8位位或或256KB； 2模块板总数模块板总数 = 256KX8 / 32KX8 = 8块；块； 3板内片数板内片数 = 32KX8位位 / 4KX4位位 = 8X2 = 16片；片； 4总片数总片数 = 16片

31、片X8 = 128片；片； 5CPU经过最高经过最高3位地址译位地址译码选板，次高码选板，次高3位地址译码选片。位地址译码选片。地址格式分配如下：地址格式分配如下：17 15 14 12 11 0 14. 设设CPU共有共有16根地址线，根地址线，8根数据线，根数据线，并用并用-MREQ低电平有效作访存控制信号，低电平有效作访存控制信号，R/-W作读写命令信号高电平为读，低电评为作读写命令信号高电平为读，低电评为写。现有以下存储芯片：写。现有以下存储芯片：ROM2KX8位，位，4KX4位，位，8KX8位，位，RAM1KX4位，位，2KX8位，位，4KX8位，及位，及74译码器译码器和其他门电路

32、门电路自定。试从上述规格和其他门电路门电路自定。试从上述规格中选用适宜芯片，画出中选用适宜芯片，画出CPU和存储芯片的衔接和存储芯片的衔接图。要求：图。要求： 1最小最小4K地址为系统程序区，地址为系统程序区，409616383地址范围为用户程序区；地址范围为用户程序区； 2指出选用的存储芯片类型及数量；指出选用的存储芯片类型及数量； 3详细画出片选逻辑。详细画出片选逻辑。 解：解： 1地址空间分配图：地址空间分配图： 2选片：选片：ROM：4KX4位：位：2片；片； RAM：4KX8位：位：3片；片； 3CPU和存储器衔接逻辑图及片选逻和存储器衔接逻辑图及片选逻辑：辑：CBA -Y0D74-

33、Y1-Y2-Y3 15. CPU假设同上题，现有假设同上题，现有8片片8KX8位的位的RAM芯片与芯片与CPU相连，试回答：相连，试回答： 1用用74译码器画出译码器画出CPU与存储芯片的与存储芯片的衔接图；衔接图； 2写出每片写出每片RAM的地址范围；的地址范围； 3假设运转时发现不论往哪片假设运转时发现不论往哪片RAM写写入数据后，以入数据后，以A000H为起始地址的存储芯片都为起始地址的存储芯片都有与其一样的数据，分析缺点缘由。有与其一样的数据，分析缺点缘由。 4根据根据1的衔接图，假设出现地址的衔接图，假设出现地址线线A13与与CPU断线，并搭接到高电平上，将出断线，并搭接到高电平上，

34、将出现什么后果？现什么后果？ 解：解： 1CPU与存储器芯片衔接逻辑图：与存储器芯片衔接逻辑图：R/-WD70A120-MREQA13A14A15 2地址空间分配图：地址空间分配图： 3假设运转时发现不论往哪片假设运转时发现不论往哪片RAM写入数据后，以写入数据后，以A000H为起始地址的存储芯为起始地址的存储芯片都有与其一样的数据，那么根本的缺点缘片都有与其一样的数据，那么根本的缺点缘由为：该存储芯片的片选输入端很能够总是由为：该存储芯片的片选输入端很能够总是处于低电平。能够的情况有：处于低电平。能够的情况有：1该片的该片的-CS端与端与-WE端错连或短路；端错连或短路；2该片的该片的-CS

35、端与端与CPU的的-MREQ端错连或短端错连或短路；路；3该片的该片的-CS端与地线错连或短路；端与地线错连或短路； 在此，假设芯片与译码器本身都是好的。在此，假设芯片与译码器本身都是好的。 4假设地址线假设地址线A13与与CPU断线，断线，并搭接到高电平上，将会出现并搭接到高电平上，将会出现A13恒为恒为“1的情况。此时存储器只能寻址的情况。此时存储器只能寻址A13=1的地址空间，的地址空间，A13=0的另一半的另一半地址空间将永远访问不到。假设对地址空间将永远访问不到。假设对A13=0的地址空间进展访问，只能错的地址空间进展访问，只能错误地访问到误地访问到A13=1的对应空间中去。的对应空

36、间中去。 17. 某机字长某机字长16位，常规的存储空间为位，常规的存储空间为64K字，假想象不改用其他高速的存储芯片，字，假想象不改用其他高速的存储芯片，而使访存速度提高到而使访存速度提高到8倍，可采取什么措施？倍，可采取什么措施？画图阐明。画图阐明。 解：假想象不改用高速存储芯片，而使访解：假想象不改用高速存储芯片，而使访存速度提高到存速度提高到8倍，可采取多体交叉存取技术，倍，可采取多体交叉存取技术，图示如下：图示如下：8体交叉访问时序：体交叉访问时序： 23. 画出画出RZ、NRZ、NRZ1、PE、FM写入数字串写入数字串1011001的写入电流波形图。的写入电流波形图。 解：解：tt

37、ttt 24. 以写入以写入1001 0110为例，比较调频制为例，比较调频制和改良调频制的写电流波形图。和改良调频制的写电流波形图。 解：写电流波形图如下：解：写电流波形图如下：ttt 比较：比较： 1FM和和MFM写电流在位周期中心处写电流在位周期中心处的变化规那么一样；的变化规那么一样； 2MFM制除延续一串制除延续一串“0时两个时两个0周周期交界处电流仍变化外，根本取消了位周期期交界处电流仍变化外，根本取消了位周期起始处的电流变化；起始处的电流变化； 3FM制记录一位二进制代码最多两次制记录一位二进制代码最多两次磁翻转，磁翻转，MFM制记录一位二进制代码最多一制记录一位二进制代码最多一

38、次磁翻转，因此次磁翻转，因此MFM制的记录密度可提高一制的记录密度可提高一倍。上图中示出了在倍。上图中示出了在MFM制时位周期时间缩制时位周期时间缩短一倍的情况。由图可知，当短一倍的情况。由图可知，当MFM制记录密制记录密度提高一倍时，其写电流频率与度提高一倍时，其写电流频率与FM制的写制的写电流频率相当；电流频率相当； 4由于由于MFM制并不是制并不是每个位周期都有电流变化，故每个位周期都有电流变化，故自同步脉冲的分别需根据相邻自同步脉冲的分别需根据相邻两个位周期的读出信息产生，两个位周期的读出信息产生，自同步技术比自同步技术比FM制复杂得多。制复杂得多。 25. 画出调相制记录画出调相制记

39、录01100010的驱动电流、的驱动电流、记录磁通、感应电势、同步脉冲及读出代码等记录磁通、感应电势、同步脉冲及读出代码等几种波形。几种波形。 解：解：ttttt 26. 磁盘组有六片磁盘，每片磁盘组有六片磁盘，每片有两个记录面，存储区域内径有两个记录面，存储区域内径22厘厘米，外径米，外径33厘米，道密度为厘米，道密度为40道道/厘米，内层密度为厘米，内层密度为400位位/厘米，转厘米，转速速2400转转/分，问：分，问： 1共有多少存储面可用？共有多少存储面可用？ 2共有多少柱面？共有多少柱面？ 3盘组总存储容量是多少？盘组总存储容量是多少？ 4数据传输率是多少？数据传输率是多少？ 解：解

40、： 1假设去掉两个维护面，那么共有：假设去掉两个维护面，那么共有： 6 X 2 - 2 = 10个存储面可用；个存储面可用； 2有效存储区域有效存储区域 =33-22/ 2 = 5.5cm 柱面数柱面数 = 40道道/cm X 5.5= 220道道 3内层道周长内层道周长=22= 69.08cm 道容量道容量=400位位/cmX69.08cm = 3454B 面容量面容量=3454B X 220道道 = 759，880B 盘组总容量盘组总容量 = 759，880B X 10面面 = 7，598，800B4转速转速 = 2400转转 / 60秒秒 = 40转转/秒秒 数据传输率数据传输率 = 3

41、454B X 40转转/秒秒 = ，160 B/S 27. 某磁盘存储器转速为某磁盘存储器转速为3000转转/分，共分，共有有4个记录盘面，每毫米个记录盘面，每毫米5道，每道记录信息道，每道记录信息12 288字节，最小磁道直径为字节，最小磁道直径为230mm，共有，共有275道，求：道，求： 1磁盘存储器的存储容量；磁盘存储器的存储容量； 2最高位密度最小磁道的位密度最高位密度最小磁道的位密度和最低位密度；和最低位密度； 3磁盘数据传输率；磁盘数据传输率； 4平均等待时间。平均等待时间。解：解： 1存储容量存储容量 = 275道道X12 288B/道道X4面面 = 13 516 800B 2

42、最高位密度最高位密度 = 12 288B/230= 17B/mm = 位位/mm向下取整向下取整 最大磁道直径最大磁道直径 =230mm+275道道/5道道 X2 = 230mm + 110mm = 340mm 最低位密度最低位密度 = 12 288B / 340= 11B/mm = 92位位 / mm 向下取整向下取整 3磁盘数据传输率磁盘数据传输率 = 12 288B X 3000转转/分分 =12 288B X 50转转/秒秒=614 400B/S 4平均等待时间平均等待时间 = 1/50 / 2 = 10ms输入输出系统输入输出系统 1. I/O有哪些编址方式？各有何特点？有哪些编址方

43、式？各有何特点？ 解：常用的解：常用的I/O编址方式有两种：编址方式有两种： I/O与与内存一致编址和内存一致编址和I/O独立编址；独立编址； 特点：特点： I/O与内存一致编址方式的与内存一致编址方式的I/O地地址采用与主存单元地址完全一样的格式，址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，设备和主存占用同一个地址空间，CPU可像可像访问主存一样访问访问主存一样访问I/O设备，不需求安排专门设备，不需求安排专门的的I/O指令。指令。 I/O独立编址方式时机器为独立编址方式时机器为I/O设备专门设备专门安排一套完全不同于主存地址格式的地址编安排一套完全不同于主存地址

44、格式的地址编码，此时码，此时I/O地址与主存地址是两个独立的空地址与主存地址是两个独立的空间，间，CPU需求经过专门的需求经过专门的I/O指令来访问指令来访问I/O地址空间。地址空间。 6. 字符显示器的接口电路字符显示器的接口电路中配有缓冲存储器和只读存储中配有缓冲存储器和只读存储器，各有何作用？器，各有何作用？ 解：显示缓冲存储器的作解：显示缓冲存储器的作用是支持屏幕扫描时的反复刷用是支持屏幕扫描时的反复刷新；只读存储器作为字符发生新；只读存储器作为字符发生器运用，他起着将字符的器运用，他起着将字符的ASCII码转换为字形点阵信息的作用。码转换为字形点阵信息的作用。 8. 某计算机的某计算

45、机的I/O设备采用设备采用异步串行传送方式传送字符信息。异步串行传送方式传送字符信息。字符信息的格式为一位起始位、字符信息的格式为一位起始位、七位数据位、一位校验位和一位七位数据位、一位校验位和一位停顿位。假设要求每秒钟传送停顿位。假设要求每秒钟传送480个字符，那么该设备的数据个字符，那么该设备的数据传送速率为多少？传送速率为多少？ 解：解：48010=4800位位/秒秒=4800波特；波特； 波特波特是数据传送速率是数据传送速率波特率的单位。波特率的单位。 10. 什么是什么是I/O接口接口?为什么为什么要设置要设置I/O接口？接口？I/O接口如何分接口如何分类？类？ 解：解： I/O接口

46、普通指接口普通指CPU和和I/O设备间的衔接部件；设备间的衔接部件； I/O接口接口分类方法很多，主要有：分类方法很多，主要有： 按数据传送方式分有并行接按数据传送方式分有并行接口和口和 串行接口两种；串行接口两种； 按数据传送的控制方式分有按数据传送的控制方式分有程序控制接口、程序中断接口、程序控制接口、程序中断接口、DMA接口三种。接口三种。 12. 结合程序查询方式的接口电路，阐明结合程序查询方式的接口电路，阐明其任务过程。其任务过程。 解：程序查询接口任务过程如下以输解：程序查询接口任务过程如下以输入为例：入为例： 1CPU发发I/O地址地址地址总线地址总线接口接口设备选择器译码设备选

47、择器译码选中，发选中，发SEL信号信号开命令开命令接纳门；接纳门； 2CPU发启动命令发启动命令 D置置0，B置置1 接接口向设备发启动命令口向设备发启动命令设备开场任务；设备开场任务； 3CPU等待，输入设备读出数据等待，输入设备读出数据 DBR； 4外设任务完成，完成信号外设任务完成，完成信号接口接口 B置置0，D置置1； 5预备就绪信号预备就绪信号控制总线控制总线 CPU； 6输入：输入：CPU经过输入指令经过输入指令IN将将DBR中的数据取走；中的数据取走； 假设为输出，除数据传送方向相反以外，假设为输出，除数据传送方向相反以外，其他操作与输入类似。任务过程如下：其他操作与输入类似。任

48、务过程如下： 1CPU发发I/O地址地址地址总线地址总线接口接口设备选择器译码设备选择器译码选中，发选中，发SEL信号信号开命开命令接纳门；令接纳门； 2输出：输出： CPU经过输出指令经过输出指令OUT将数据放入接口将数据放入接口DBR中；中； 3CPU发启动命令发启动命令 D置置0，B置置1 接口向设备发启动命令接口向设备发启动命令设备开场任务；设备开场任务； 4CPU等待，输出设备将数据从等待，输出设备将数据从 DBR取走；取走； 5外设任务完成，完成信号外设任务完成，完成信号接口接口 B置置0，D置置1； 6预备就绪信号预备就绪信号控制总线控制总线 CPU，CPU可经过指令再次向接口可

49、经过指令再次向接口DBR输出数据，输出数据，进展第二次传送。进展第二次传送。 13. 阐明中断向量地址和入口地址的区别和联络。 解： 中断向量地址和入口地址的区别： 向量地址是硬件电路向量编码器产生的中断源的内存地址编号，中断入口地址是中断效力程序首址。 中断向量地址和入口地址的联络： 中断向量地址可了解为中断效力程序入口地址指示器入口地址的地址，经过它访存可获得中断效力程序入口地址。 14. 在什么条件下，在什么条件下，I/O设备可以向设备可以向CPU提出中断恳求？提出中断恳求？ 解：解：I/O设备向设备向CPU提出中断恳求的条提出中断恳求的条件是：件是：I/O接口中的设备任务完成形状为接口

50、中的设备任务完成形状为1D=1，中断屏蔽码为，中断屏蔽码为0 MASK=0，且且CPU查询中断时，中断恳求触发器形状为查询中断时，中断恳求触发器形状为1INTR=1。 15. 什么是中断允许触发器？它有何作什么是中断允许触发器？它有何作用？用？ 解：中断允许触发器是解：中断允许触发器是CPU中断系统中中断系统中的一个部件，他起着开关中断的作用即中的一个部件，他起着开关中断的作用即中断总开关，那么中断屏蔽触发器可视为中断断总开关，那么中断屏蔽触发器可视为中断的分开关。的分开关。 16. 在什么条件和什么时间，在什么条件和什么时间，CPU可以呼可以呼应应I/O的中断恳求？的中断恳求？ 解：解：CP

51、U呼应呼应I/O中断恳求的条件和时间中断恳求的条件和时间是：当中断允许形状为是：当中断允许形状为1EINT=1，且至少，且至少有一个中断恳求被查到，那么在一条指令执行有一个中断恳求被查到，那么在一条指令执行完时，呼应中断。完时，呼应中断。 17. 某系统对输入数据进展取样处置，每某系统对输入数据进展取样处置，每抽取一个输入数据，抽取一个输入数据，CPU就要中断处置一次，就要中断处置一次，将取样的数据存至存储器的缓冲区中，该中断将取样的数据存至存储器的缓冲区中，该中断处置需处置需P秒。此外，缓冲区内每存储秒。此外，缓冲区内每存储N个数据，个数据，主程序就要将其取出进展处置，这个处置需主程序就要将

52、其取出进展处置，这个处置需Q秒。试问该系统可以跟踪到每秒多少次中断恳秒。试问该系统可以跟踪到每秒多少次中断恳求？求？ 解：这是一道求中断饱和度的题，要留解：这是一道求中断饱和度的题，要留意主程序对数据的处置不是中断处置，因此意主程序对数据的处置不是中断处置，因此Q秒不能算在中断次数内。秒不能算在中断次数内。 N个数据所需的处置时间个数据所需的处置时间=PN+Q秒秒 平均每个数据所需处置时间平均每个数据所需处置时间= PN+Q /N秒；秒； 求倒数得：求倒数得： 该系统跟踪到的每秒中断恳求数该系统跟踪到的每秒中断恳求数=N/PN+Q次。次。 19. 在程序中断方式中，磁盘恳求中断的在程序中断方式

53、中，磁盘恳求中断的优先权高于打印机。当打印机正在进展打印时，优先权高于打印机。当打印机正在进展打印时，磁盘恳求中断恳求。试问能否要将打印机输出磁盘恳求中断恳求。试问能否要将打印机输出停下来，等磁盘操作终了后，打印机输出才干停下来，等磁盘操作终了后，打印机输出才干继续进展？为什么？继续进展？为什么？ 解：这是一道多重中断的题，由于磁盘解：这是一道多重中断的题，由于磁盘中断的优先权高于打印机，因此应将打印机输中断的优先权高于打印机，因此应将打印机输出停下来，等磁盘操作终了后，打印机输出才出停下来，等磁盘操作终了后，打印机输出才干继续进展。由于打印机的速度比磁盘输入输干继续进展。由于打印机的速度比磁

54、盘输入输出的速度慢，并且暂停打印不会呵斥数据丧失。出的速度慢，并且暂停打印不会呵斥数据丧失。 22. CPU对对DMA恳求和中断恳求恳求和中断恳求的呼应时间能否一样？为什么？的呼应时间能否一样？为什么？ 解：解： CPU对对DMA恳求和中断恳恳求和中断恳求的呼应时间不一样，由于两种方式求的呼应时间不一样，由于两种方式的交换速度相差很大，因此的交换速度相差很大，因此CPU必需必需以更短的时间间隔查询并呼应以更短的时间间隔查询并呼应DMA恳恳求一个存取周期末。求一个存取周期末。 24. DMA的任务方式中，的任务方式中，CPU暂暂停方式和周期挪用方式的数据传送流停方式和周期挪用方式的数据传送流程有

55、何不同？画图阐明。程有何不同？画图阐明。 解：两种解：两种DMA方式的任务流程见方式的任务流程见下页，其主要区别在于传送阶段，现下页，其主要区别在于传送阶段，现行程序能否完全停顿访存。行程序能否完全停顿访存。停顿停顿CPU访存方式的访存方式的DMA任务流程如下：任务流程如下：现行程序现行程序 CPU DMAC I/O让出让出总线总线 CPU DMAC I/O B C D周期窃取方式的周期窃取方式的DMA任务流程如下：任务流程如下：现行程序现行程序 CPU DMAC I/O CPU DMAC I/O B C D 25. 假设某设备向假设某设备向CPU传送信息的最高传送信息的最高频率是频率是40K

56、次次/秒，而相应的中断处置程序其秒，而相应的中断处置程序其执行时间为执行时间为40s，试问该外设能否可用程，试问该外设能否可用程序中断方式与主机交换信息，为什么？序中断方式与主机交换信息，为什么？ 解：该设备向解：该设备向CPU传送信息的时间间隔传送信息的时间间隔 =1/40K=0.025103=25s 40s 那么：该外设不能用程序中断方式与主那么：该外设不能用程序中断方式与主机交换信息，由于其中断处置程序的执行速机交换信息，由于其中断处置程序的执行速度比该外设的交换速度慢。度比该外设的交换速度慢。 26. 设磁盘存储器转速为设磁盘存储器转速为3000转转/分，分分，分8个扇区，每扇区存储个

57、扇区，每扇区存储1K字节，主存与磁盘存储器数据传送字节，主存与磁盘存储器数据传送的宽度为的宽度为16位即每次传送位即每次传送16位。位。假设一条指令最长执行时间是假设一条指令最长执行时间是25s，能否可采用一条指令执行终了时呼能否可采用一条指令执行终了时呼应应DMA恳求的方案，为什么？假设恳求的方案，为什么？假设不行，应采取什么方案？不行，应采取什么方案？ 解：先算出磁盘传送速度，然后和指令解：先算出磁盘传送速度，然后和指令执行速度进展比较得出结论。执行速度进展比较得出结论。道容量道容量=1KB8 16 =1K 8 8 16 =1K 4=4K字字数传率数传率=4K字字3000转转/分分 =4K

58、字字50转转/秒秒 =200K字字/秒秒一个字的传送时间一个字的传送时间=1/200K字字/秒秒=5 s 5 s 1/2； 2X 1/8； 31/4 X 1/16 解：解： 1假设要假设要X 1/2，只需，只需a1=1，a2a6不全为不全为0即可即可a2 or a3 or a4 or a5 or a6 = 1； 2假设要假设要X 1/8，只需，只需a1a3不不全为全为0即可即可a1 or a2 or a3 =1， a4a6可任取可任取0或或1；3假设要假设要1/4 X 1/16，只需，只需a1=0，a2可任取可任取0或或1； 当当a2=0时，假设时，假设a3=0，那么必需，那么必需a4=1，且

59、且a5、a6不全为不全为0a5 or a6=1；假设；假设a3=1，那么那么a4a6可任取可任取0或或1； 当当a2=1时，时， a3a6可任取可任取0或或1。 3. 设设x为整数，为整数，x补补=1，x1x2x3x4x5，假设要求假设要求 x -16，试问，试问 x1x5 应取何值？应取何值？ 解：假设要解：假设要x -16，需，需 x1=0，x2x5 恣恣意。注：负数绝对值大的反而小。意。注：负数绝对值大的反而小。 4. 设机器数字长为设机器数字长为8位含位含1位符号位在内，写出对位符号位在内，写出对应以下各真值的原码、补码和反码。应以下各真值的原码、补码和反码。 -13/64，29/12

60、8，100，-87 解：真值与不同机器码对应关系如下：解：真值与不同机器码对应关系如下：5. 知知x补，求补，求x原和原和x。x1补补=1. 1100； x2补补=1. 1001； x3补补=0. 1110；x4补补=1. 0000； x5补补=1，0101； x6补补=1，1100； x7补补=0，0111； x8补补=1，0000； 解：解：x补与补与x原、原、x的对应关系如下：的对应关系如下： 6. 设机器数字长为设机器数字长为8位含位含1位符号位位符号位在内，分整数和小数两种情况讨论真值在内，分整数和小数两种情况讨论真值x为何值时，为何值时，x补补=x原成立。原成立。 解：解： 当当x