武汉理工大学32位微型计算接口技术及应用复习资料

1、第一章 概述1.接口的概念：1.协调信号；2.同步速度；3.提高效率；4.适应拓展2.接口的功能：接口功能可归纳成5点：1.对外设发命令；2.获得外设工作状态；3.数据缓冲4.信号转换；5.选择设备3.接口的组成：接口由两部分组成硬件：接口逻辑电路（可编程接口芯片）、端口地址译码电路、数据锁存/缓冲器（由触发器/三态门组成的芯片）软件：（上层，DOS和Win32两形式）应用程序（芯片初始化、数据交换（中断或DMA服务）、交换生命期控制）；（对Win32形式还有下层）本地与PCI信号转换控制4.接口与CPU交换数据的方式，在微机中，可归纳成3种：1）查询方式；2）中断方式；3）DMA方式。5.

2、分析与设计接口的方法可归纳成2种：两侧法：CPUI/O设备硬软结合：（1）硬件设计：视I/O需要首选“可编程芯片”、译码芯片、锁存/缓冲芯片，附加组合逻辑电路(逻辑、GAL、FPGA/CPLD)（2）软件设计：32位接口编程方式有4种DOS下3种：（直接控制高效难不易移植、DOS调用、BIOS调用针对标准设备）Windows下1种：利用Win32的API调用编程。6. 总线与接口标准总线：是在模块和模块之间或设备与设备之间的一组进行互连和传输信息的信号线，信息包括指令、数据和地址。 总线标准: 指芯片之间、扩展卡之间以及系统之间，通过总线进行连接和传输信息时，应该遵守的一些协议与规范。 接口标

3、准: 外设接口的规范，涉及接口信号线定义、信号传输速率、传输方向和拓扑结构，以及电气特性和机械特性等多个方面。7. 总线与接口的区别?1.总线标准具有公用性；接口标准大多是专用的。2. 总线往往以主板上的总线扩展槽形式提供使用；接口一般是以接口插座（头）形式提供使用。3.总线一般是并行传输；接口有并行传输，也有串行传输。4.总线定义的信号线多，而且齐全，有分离的控制线、数据线和地址线；接口的信号线少，而且不齐全，一般是控制线、数据线和地址线共用。8. 为什么要采用总线技术?面向总线的结构有如下优点: 1）便于采用模块结构设计; 2）标准总线可得到多个厂商的广泛支持; 3）模块结构便于扩充和升级

4、; 4）便于故障诊断和维修; 5）降低了成本9. 系统总线主要性能指标（1）I/O地址空间0100H03FFH（2）24位地址线可直接寻址的内存空间为16MB （3）8/16位数据线 （4）引脚数：62+36=98线 （5）最大任意16位（bit） （6）最高时钟频率8MHz （7）最大传输率16MB/s （8）中断功能 （9）DMA通道功能 （10）开放式总线结构,允许多个CPU共享系统资源。第二章 32位处理器的工作模式1.主要内容1）微处理器的工作模式是指微处理器对存储器的操作模式.2）8086只有一种模式是实地址模式.简称实模式.3）80286到Pentium增加了一种模式,即受保护的

5、虚地址模式,简称保护模式.4）在保护模式下,为兼容8086对存储器的实模式操作,又派生出了一种虚拟8086工作模式,简称V86模式.5）32位微处理器有实模式,保护模式和V86模式3种.2. 实模式的特点 存储器地址空间采用实地址,不支持虚拟存储器. 无保护机制,不支持存储保护功能. 单任务执行,不支持多任务. 存储器管理采用分段分段机制,支持段式管理;无分页机制,不支持页式管理. 使用20位地址,支持1MB的内存空间地址。3. 32位位微处理器在实模式下的状态1）通用寄存器和标志寄存器都扩展到32位，在原16位基础上前面加E。数据寄存器可进行8位、16位和32位操作。 2）段寄存器仍为16位

6、，但增加两个数据段寄存器FS和GS 3）增加三个控制寄存器CR0、CR2和CR3（无CR1）。4）系统地址寄存器与80286类似。系统表寄存器:GDTR:全局描述表寄存器 LDTR:局部描述表寄存器 IDIR:中断描述表寄存器 TR:任务寄存器 功能：在保护模式下分别指出对应的描述表在存储器中的起始地址及占存储单元数。4. 在进入实模式后,微处理器的状态如表2.1所示的相关寄存器的内容.实模式下对段描述符的定义包括段基址、段界限和段属性3个域.代码段: 段基地址=段值16 段界限=0FFFFH(64KB) 段属性:P=1,段总是存在的(实址) G=0,段界限以字节为单位 CPL=0,当前特权级

7、为0(段的被访问特权) R=1,可读可执行 E=0,向上扩展,偏移值小于等于段界限 C=0,非一致代码段,访问特权与被访问特 权级恒等.其他段: 段基地址=段值16 段界限=0FFFFH(64KB) 段属性:P=1,段总是存在的(实址) G=0,段界限以字节为单位 CPL=0,当前特权级为0 (段的被访问特权) R=1,可写可读 E=0,向上扩展,偏移值小于等于段界限由于各个段的基址、界限和属性都是按上述固定的值由微处理器复位时设置好的,所以,实模式下不再要求用段描述符来说明各个段的具体属性.5. 上电复位后微处理器的状态6. 实模式下的存储器管理1.由于实模式下CR0的PG=0,页式管理机构

8、不工作,故只有段式管理.段式管理的逻辑地址采用段加偏移的方案来表示,在形式上它与16位微处理器的逻辑地址没有差别,所不同的是32位微处理器段的含义发生了变化,由原来单一的段基址变成了包括段基址.段界限和段属性的段描述符;段寄存器也扩展为段寄存器(可见部分)和段描述符高速缓存寄存器(不可见部分)两部分.2.实模式下用户在程序中使用的地址是逻辑地址,而代码和数据存放在物理地址中,CPU运行程序时将逻辑地址转换物理地址.即物理地址的形成:物理地址=段值16+偏移量7. 实模式下的存储器寻址范围1.实模式的来源:实模式的来源于8086微处理器,它有20根地址线,可寻址空间220 B=1MB如何去寻址或

9、访问这个1MB的存储空间?这是微处理器所面临的问题.由于8086的寄存器为16位,只能寻址216 B=64KB,因此,实模式下存储寻址只能采用以最大长度64KB为一段的寻址方式.这个段值放在段寄存器中,表示每个段的首址或基址.偏移量表示存储单元离段首址的距离,偏移量放在偏移寄存器中.把段寄存器和偏移寄存器组合在一起进行寻址,用以指定指令或数据在存储器中的位置.8. 保护模式保护模式是32位微处理器的本机模式,它是一种与实模式完全不同的工作模式.保护模式的特点采用虚拟技术,支持虚拟存储器.采用保护措施,实现存储器内容的保护与隔离.采用分段与分页机制,实现虚拟存储器管理.基于虚拟机,支持多任务.3

10、2位微处理器开机或复位时,处于实模式.如果要使微处理器进入保护模式,则可用软件的办法把控制存储器CR0的第0位PE置1来使微处理器从实模式转换到保护模式.9. 虚拟存储器的概念所谓保护是指在执行多任务操作时，对不同任务使用的虚拟存储器空间进行完全的隔离，保护每个任务顺利执行。1.什么是虚拟存储器?实际的物理存储器是由存储器芯片所组成的一个存储器实体,它的最大容量取决于地址总线的位数,20位地址线有1MB的空间,32位地址线可达4GB的空间.虚拟存储器是采用虚拟技术设计出来的一种比实际存储器容量大得多,而并非实际存在的存储器.2.为什么要采用虚拟存储器?一是成本问题:个人计算机的内存一般都不大,

11、在几百BM到2GB,这对多任务系统来说是很有限,增加芯片成本高不可取.采用软件方法最为合适.二是使用虚拟存储器的好处是使编程人员可写出比任何实际配置的物理存储器大得多的程序,从而支持多任务的实现.3.如何实现虚拟存储?首先,虚拟存储器由存储器管理器(MMU)及1个大容量硬盘(HD)支持.由操作系统的存储器管理器控制物理存储器的分配和释放,以及硬盘和物理存储器之间的数据转换.10. 小结1.保护模式下的存储器管理的3大特点管理的是虚拟存储器存储器要求有保护功能存储器要支持多任务2.保护模式下存储器的管理方式保护模式下有两种存储器管理方式:段式管理:采用段+偏移量形成物理地址页式管理:将存储器分为

12、固定大小的页,并采用页表将线性地址页转换为物理页,再将物理页+页内偏移量形成物理地址.3.虚拟地址空间到物理地址空间的转换11. 虚拟8086模式(V86模式)1.什么是V86模式?V86模式是在32位微处理器中模拟运行16位微处理器的一种模式,是在保护模式下由保护机制控制运行的8086模式.2. V86模式与实模式的区别(1)内存管理方式不同：实地址方式只采用分段管理，而不采用分页管理，而虚拟8086方式既分段又分页。 (2)存储空间不同：实地址下的最大寻址空间为1MB，而虚拟8086方式下每个任务尽管最大1MB，但可以在整个内存空间浮动，因此V86方式实际寻址空间为4GB。 (3)保护机制

13、不同：实地址方式下无保护机制，而虚拟8086方式既可以运行8086程序，又支持多任务操作，这就解决了80286保护方式既要维持保护机制，又要运行8086程序的矛盾。如在Windows 下多次双击MS-DOS即运行多个DOS程序（8086程序）。第三章 基于微处理器的微机系统软件模型1.概述1）微机系统软件模型:所谓微机系统软件模型,是从软件编程的角度去看待微型机算计系统,也就是从编程使用的角度来考量微机中的微处理器、存储器及I/O系统,而不深究其内部电路结构的硬件细节.2）描述的对象:微机系统软件模型所描述的对象包括微处理器的寄存器模型.存储器模型和I/O地址空间模型等.2. 研究微机系统软件

14、模型的意义(1)从编程的观点来看待微机系统的硬件资源,可以简化对内部硬件细节的了解.(2)使用微处理其的汇编语言编程,也必须从软件的观点去了解微处理器及其存储器子系统和I/O子系统.(3)由于微处理器的活动(操作)都靠软件来驱动,用户编什么样的程序就可以使微处理器产生什么样的活动(操作)(4)从兼容性来看,强调功能上.逻辑上兼容,而不强调物理上的兼容(主要是内部电路细节上的兼容).采用软件模型也是适合的.3. 实模式下微处理器的寄存器模型AX、BX、CX、DX 共同特点：既可作为16位寄存器来用又可作为两个8位寄存器（高、低位）来用；都是用于暂存操作数，或是运算的中间结果或其它一些信息。 指令

15、操作码操作数2）段寄存器CS、DS、SS、ES 、FS 、GS等6个段寄存器,和偏移地址寄存器一起形成20位存储器物理地址，对存储器中存放的程序、数据、堆栈区域加以区别、寻址。寻址程序(指令)：CSIP；寻址数据：(DS或ES)(SI或DI、BX、BP)；寻址堆栈：SS(SP或BP)说明:(1)6位状态标志寄存器的作用CF 进位标志（Carry Flag）：有进/借位为1,无进借位为0。另循环指令也使CF=1。 PF 奇偶标志（Parity Flag）：运算结果若低8位所含1的个数为偶数，则PF=1，否则PF=0。AF 辅助进位标志（Auxiliary Carry Flag）：低4位向高位有进

16、/借位（即第3位向第4位进位）为1，否则AF=0。 ZF 全零标志（Zero Flag）：当运算结果使有效位数的各位全为零时ZF=1，否则ZF=0。 SF 符号标志（Sign Falg）：当运算结果为负时SF=1，否则SF=0。SF的值就是有符号数的最高位(符号位)。 OF 溢出标志（Overflow Flag）：当运算结果超出了机器所能表示的范围时，则OF=1，表示溢出，否则OF=0。溢出判断方法：OP=Cn-1异或 Cn-2(2) 3位控制寄存器TF(trap flag):跟踪(陷阱)标志,当TF=1时,则在执行指令时产生单步中断,它执行一条指令后就调到一个专用服务程序上去,检查指令执行情

17、况,用于程序调试.IF(interrupt enable flag):中断允许标志,当IF=1时,允许中断请求;若TF=0时禁止中断. DF(direction flag):方向标志.决定串操作的方向.当DF=1时,串指令自动按减地址执行.若DF=0时,串指令按增加地址执行.具体如P21图3.3所示.4. 实模式存储器模型实模式存储器软件模型是用户在编程时只考虑如何使用存储器,而不考虑它的硬件细节。其模型的内容包括存储器空间、存储器的分段与分页、存储器的寻址和物理地址的形成等。3.4.1 实模式下存储器地址空间和数据组织1.实模式下存储器地址空间32位处理器在实模式下，支持存储空间为220=1

18、MB， 地址由00000-FFFFF(H)编码。若存放的信息是字节，则从0开编号，按顺序每次加1，直到1048575为止。若存放的信息是字，则将字的低位字节存放在低地址，高位字节存放在高地址若存放的信息是双字，则将双字的低位字存放在低地址，高位字存放在高地址。5. 实模式存储器地址分段1）实模式存储器地址分段实模式只采用分段的方法管理与使用存储器，每段最大64KB。值得注意的是：实模式下的段不能器始任意地址而必须从字节地址的16整数倍任一小段开始。微处理器规定：从0开始，每16个字节为一小段，如下所示： 0000，0001，0002，, 000E,000F （一小段） 0010，0011，00

19、12，, 001E,001F （一小段） 0020，0021，0022，, 002E,002F （一小段）2）实模式存储器逻辑地址存储器逻辑地址也就是编程时所使用的地址，实模式的逻辑由段基址和偏移量地址两部分组成。在程序中：段基址值：16位的段寄存器CS、DS、SS、ES、FS、GS表示。偏移量：16位指令指针IP、基址寄存器BX、指针寄存器BP或变址寄存器SI/DI表示。如代码段逻辑地址表示为CS:IP,数据段逻辑地址表示为DS:BX等。段基址与偏移量的关系如图3.10所示。6. 实模式下存储器寻址2.段+偏移的寻址组合的潜在规则段+偏移的寻址组合，实际上就是段寄存器和偏移寄存器组合。微处理

20、器对此有一套规则，用于访问不同的存储器段。这套规则既适合于实模式也适合于保护模式，该规则定义了各种寻址方式段地址寄存器和偏移地址寄存器的组合方式。如代码段寄存器总是和指令指针组合成CS:IP用于寻址程序的下一条指令。若CS=14000H;IP=1200H,则处理器从存储器的CS+IP=15200H单元取下一条指令。3. 段+偏移寻址方案允许重新定位段+偏移寻址方案虽然很复杂，但它给系统带来许多优点，主要表现在这种段+偏移寻址方案允许程序和数据在存储器内重新定位。段+偏移寻址方案由于偏移地址在段内寻址，因此，如果要移到不同存储区，则只需修改段寄存器内容就可保证程序的正常运行，实现程序和数据的重定

21、位。2.不同的逻辑地址可映射成同一个物理地址在进行物理地址的计算时可以发现，同一个物理地址可由不同的逻辑地址来生成。只要按照物理地址 = 段寄存器的值 + 偏移量来改变段基址和偏移量的数值，并使两者合成的物理地址的数值保持不变就行。如一组：002BH:0013H,生成002C3H另一组：002CH:0003H,生成002C3H7. 实模式下I/O地址空间模型第四章 第六章 内存储器接口1.存储器分类一）随机存取存储器RAM 1. 双极型RAM 双极型RAM的主要特点： 存取时间短，通常为几纳秒到几十纳秒； 其集成度低、功耗大，而且价格也较高。 2. MOS型RAM 用MOS器件构成的RAM又可

22、分为SRAM和DRAM。二）只读存储器ROM 1. 掩模式只读存储器 这种芯片存储的信息稳定，成本最低。适用于存放一 些可批量生产的固定不变的程序或数据。 2. 可编程ROM 用户可以读出其内容，但再也无法改变它的内容。 3. 可擦除的PROM 可擦除的PROM芯片因其擦除的方式不同可分为两类。 （1）一是通过是紫外线照射来擦除，这种用紫外线擦除 的PROM称为EPROM（2）另外一种是通过电的方法来擦除，这种PROM称为EEPROM芯片内容擦除后仍可以重新对它进行编程，写入新的内容。擦除和重新编程都可以多次进行。2.存储器芯片的主要技术指标 1） 存储容量 存储器芯片的存储容量用“存储单元个

23、数每存储单元的位数”来表示。当计算机的内存确定后，选用容量大的芯片则可以少用几片，这样不仅使电路连接简单，而且功耗也可以降低。2） 存取时间和存取周期 存取时间又称存储器访问时间，即启动一次存储器操作（读或写）到完成该操作所需要的时间。CPU在读写存储器时，其读写时间必须大于存储器芯片的额定存取时间。如果不能满足这一点，微型机则无法正常工作。存取周期是连续启动两次独立的存储器操作所需间隔的最小时间。若令存取时间为tA，存取周期为TC，则二者的关系为TCtA。3）可靠性 目前所用的半导体存储器芯片的平均故障间隔时间约为5l06l108小时左右。4）功耗用功耗低的存储器芯片构成存储系统，不仅可以减

24、少对电源容量的要求，而且还可以提高存储系统的可靠性。3. 地址译码方式存储器的地址译码方式可以分为两种，一种称为全地址译码，另一种称为部分地址译码。 一、全地址译码方式 所谓全地址译码，就是构成存储器时要使用全部地址总线信号，即所有的高位地址信号用来作为译码器的输入，低位地址信号接存储芯片的地址输入线，从而使得存储器芯片上的每一个单元在整个内存空间中具有唯一的一个地址。 如图6.9所示。这是一片SRAM 6264与8086/8088系统的连接图。可以看出，只要A19A13为以下二进制位时，就可访问6264存储单元，具体哪一个存储单元由低13位（A12A0）决定。0111 101 该片6264的

25、地址范围为： 0111 1010 0000 0000 0000=3E000H到 0011 1111 1111 1111 1111=3FFFFH 若将图6.9中的“与非”门改为“或”门，如图6.10所示，则6264的地址范围就变成84000H85FFFH。二、部分地址译码方式顾名思义，部分地址译码就是仅把地址总线的一部分地址信号线与存储器连接，通常是用高位地址信号的一部分（而不是全部）作为片选译码信号，图6.11就是一个部分地址译码的例子。从图6.11可以看出，A19A0为以下二进制位时，就可访问6264存储单元。1111 1 低13位可取0 0000 0000 00001 1111 1111

26、1111，所以该片的地址范围为：1111 10 0000 0000 00001111 11 1111 1111 1111当A14 A13=00：1111 1000 0000 0000 0000=F8000H到 1111 1001 1111 1111 1111=F9FFFH当A14 A13=01：FA000HFBFFFH当A14 A13=10：FC000HFDFFFH当A14 A13=11：FE000HFFFFFH按这种地址译码方式，芯片占用的这4个8KB的区域决不可再分配给其它芯片。否则，会造成总线竞争而使微机无法正常工作。第七章 总线技术1.什么是总线所谓总线是指能为多个功能部件互连和信息传

27、输(指令、数据和地址）的一组公共信号线。计算机的总线有特定的含义，通常指局部总线、系统总线和通信总线等。采用总线结构优点：是因为采用总线结构可以使系统结构简单、系统的扩充和更新方便、可靠性高。总线标准化的内容主要包括：总线接插件的机械特性（型号、尺寸）、引线数目、信号定义和时序，数据传输率，总线通信协议（传输方式、联络信号），仲裁协议等的一系列规定和约定。2.总线标准总线标准是指在芯片之间、插板之间以及系统之间通过连接和传输信息时应遵守一些协议和规范。为了充分发挥总线的作用，每个总线标准都必须有具体和明确的规范说明，通常包括如下几个方面的技术规范或特性： (1) 机械特性：规定模块插件的机械尺

28、寸，总线插头、插座的规格及位置等；(2) 电气特性： 规定总线信号的逻辑电平、噪声容限及负载能力等；(3)功能特性： 给出各总线信号的名称及功能定义；(4) 规程特性：对各总线信号的动作过程及时序关系进行说明。3. 总线的分类1.相对于CPU位置划分：按照相对于CPU的位置可分为片内总线与片外总线。 2.按功能或信号类型划分：按照功能或信号类型可把总线分为数据总线（DB Data Bus）、地址总线（AB Bus）和控制总线（CB Control Bus）。 3.按总线的层次结构划分：按照总线的层次结构可把总线分为CPU总线、局部总线、本地总线（系统总线）和通信总线。4.总线的性能参数（1）总

29、线频率：它反映总线工作速度。以MHz表示。（2）总线宽度：数据总线的位数，以Bit（为）表示；有8位、16位、32位和64位。（3）总线传输率：表示单位时间内总线上可传输的数据总量，用MB/s表示：总线传输率 =（总线宽度8位）总线频率（4）同步方式：有同步和异步之分；在同步方式下，总线上的主模块与从模块进行一次传输所需的时间是固定的，严格按系统时钟来统一传输操作。异步方式下，采用应答传输技术，允许从模块自行调整传输时间。（5）多路复用：在一条物理线上按分时传输几种信号，叫多路复用技术。即某一时刻传输地址信号，另一时刻传输数据或指令。（6）负载功能：主要是连接扩展板的数量。不同的电路插板对总线

30、的负载是不一样的。（7）信号线数：表明总线拥有多少信号线，指数据、地址、控制以及电源线的总和。信号线越多，复杂度越高。（8）总线控制方式：主要指传输方式、设备配置方式、中断分配和仲裁方式。（9）其它性能指标：指电源电压等级，可扩展度等。5. 总线桥1）什么是桥所谓总线之间的桥,简单来说是一个总线与总线之间的转换器或者是总线接口。它实现CPU总线到PCI总线、 PCI总线到ISA总线的连接与转换，并允许相互通信。连接CPU总线与PCI总线的桥叫北桥；连接PCI总线与ISA（本地总线）的桥叫南桥。2.）PCI总线芯片组实现总线桥功能的是一组大规模集成专用电路,被称之为PCI芯片组或PCI总线组件。

31、第八章 中断技术1.中断的类型在32位微机系统中,为了支持多任务和虚拟存储功能，把外部硬件中断称为“中断”，而把内部中断称为“异常”。系统最多支持256种中断或异常。1）中断（硬件中断：可屏蔽中断，不可屏蔽中断）分为可屏蔽中断INR与不可屏蔽中断NMI。(1)可屏蔽中断INR：这是由外部设备通过中断控制器用中断请求线INR向CPU申请而产生的中断，但CPU可以用CLI指令来屏蔽（禁止），暂时不响应它的中断，称这种中断为可屏蔽中断。中断控制器由82C59担任。(2)不可屏蔽中断NMI:这是由外部设备通过另一条中断请求线NMI向CPU申请而产生的中断，但CPU不能用CLI指令来屏蔽（禁止），即不能

32、不响应它的中断，称这种中断为不可屏蔽中断。不可屏蔽中断一旦出现，CPU立即响应。其中断号为2号。2）异常(内部中断：软件中断，异常)由CPU内部事件所引起的中断叫异常，它包括软件中断和异常。(1)软件中断:是由软件中断指令引起的中断,故称之为软件中断或指令中断。在32位微处理器的指令系统中有一些称为软件中断指令，如INTn、INT0、INT3等。(2)异常：指令执行发生错误而引起的中断。2. 中断号中断号是微处理器用来寻找中断/异常处理程序的向导。当发生中断或异常并得到响应时，引发中断或异常的事件就会提交它的中断号，微处理器就以提交的中断号为向导到中断向量表或中断描述符表IDT找到相应的中断/

33、异常处理程序。微处理器为每个不同类型的中断与异常分配一个中断号，以便识别和处理。32位微处理器支持256个中断号。编号为0255号第九章 DMA技术1.DMA传输对象实体：DMA (Direct Memory Access)存储器直接存取方式,数据不经过CPU而直接读写存储器。2.DMA传输的特点DMA方式的主要特点是传输数据的速度高。其原因是DMA方式是让存储器与I/O设备、存储器与存储器、 I/O设备与I/O设备之间直接交换数据，不经过CPU，减少了中间环节，并且对内存地址修改、传输结束报告都由硬件完成，所以大大提高了传输速度。3. DMA传输的过程DMA在操作之前，要进行初始化，初始化是

34、将要传输的字节数、数据在存储器中的地址、传输方向以及DMAC的通道号等信息送到DMAC中。等待外设来请求DMA传输。1）申请阶段外设向DMAC发请求信号DREQ； DMAC再向CPU发总线保持信号HOLD，申请占用总线。2）响应阶段CPU在每个总线周期结束时检测HOLD，当总线锁定信号LOCK无效时，响应DMAC的HOLD请求，进入保持状态，并发应答信号HOLDACK通知DMAC，总线已让出， DMAC占用总线。 3）数据传输阶段当DMAC接管三总线后，行使主控权，向外设发回答信号DACK通知传输数据。同时向存储器发地址信号以及读/写控制信号。4）传输结束阶段将初始化中规定的数据传输完毕之后，

35、 DMAC产生一个结束信号，撤消DREQ信号，而HOLD和HOLDACK无效，DMAC的总线浮空，CPU接通总线，传输结束。4. DMA操作类型DMA传输操作主要有3种类型：1）数据传输(1) 直接从I/O设备到存储器：（I/OMEMO）由IOR#和MEMW#信号控制。(2) 从存储器到I/O设备传送：（MEMO I/O）由MEMR#和IOW#信号控制。(3) 从存储器到存储器的传送操作：每执行一次传送操作，既需要读自存储器又需要写入存储器。所使用的几种状态与正常的工作状态类似，只是用二位数给予标识，进行一次传送操作需要8个状态。读出用4个，写入用4个。即：S11.S12.S13.S14和S2

36、1.S22.S23.S24。2）数据效验效验操作不进行数据传输,只对数据块内部的每个字节进行某一种效验,在效验期间读/写控制信号。3）数据检索数据检索和数据效验一样，也不传输数据，只是在指定的内存区域内查找某个关键字节或某几个关键数据位是否存在。如果存在，就停止检索。其方法是采用比较法，把要查找的关键字节或关键数据位写入比较寄存器，然后从源地址的起始单元开始，逐一读出数据与比较寄存器内的关键字节比较。第十一章 定时/计数技术1.定时系统通常微机中的定时分为两种定时系统:一是内部定时;二是外部定时.2.时序配合内部定时是由CPU硬件决定的,固定不变。外部定时，由于外设或被控对象的任务不同。功能各

37、异，因此，是不固定的，往往需要用户根据外设的要求进行定时。外部定时必须要依据计算机内部定时的规定来设计外部定时机构，使其既符合计算机内部定时的规定，又满足外部设备的工作时序要求，叫作时序配合。3.定时方法(1)软件定时：利用CPU内部定时机构，编一段循环执行的程序而产生等待延时。(2)硬件定时：它采用外部定时器进行定时。独立于CPU定时的定时，使用灵活。4.外部硬件定时(1)不可编程的定时器：如555定时器等(2)可编程的定时器：8253/8254/82C54等。5. 82C54的外部连接特性与内部结构数据总线缓冲器、读/写逻辑、控制字寄存器与三个计数器部件介绍：1）数据总线缓冲器：是82C5

38、4与系统总线连接的接口，由三态门、双向8位的缓冲器。2）读/写逻辑部件：对82C54的控制信号，A1和A0是计数器的选择；RD和WD为读写控制；CS是控制RD和WD的信号。3）控制字寄存器：由A1A0的二进制数和读写逻辑部件来选择控制字寄存器。4）计数器：三个独立的16位计数器（216值）6.82C54的命令字00:选通道0； 01:选通道1； 10:选通道2； 11:不用。ARW1 RW0读写控制：00：不用；01：只读/写低字节；10：只读/写高字节；11：先读/写低字节，再读/写高字节。AM2 M1 M0计数通道的工作方式选择： 000：0方式；001：1方式；x10：2方式；x11:3

39、 方式；100：4 方式；101：5方式。 A BCD二进制或二进制编码的十进制计数：0为二进制；1 为BCD。举例：选择计数器0，读写低字节，计数器工作在0方式，二进制计数器。则SC1 SC0 = 00，RW1 RW0 = 01，M2 M1 M0 = 000时，BCD = 0时方式命令字为：10010000B5.如何看待82C54工作方式的多样化(1)主要是通过不同的方式来扩展82C54的功能，适应不同用户的要求。(2)由于工作方式不同，其计数过程、基本功能、启动方式、输出波形、初值重装、终止方式及典型应用都有差别。主要分析各种其特征，就能理解82C54的实质。(3) 6种工作方式的比较：操

40、作方式0和操作方式1：共同点是输出OUT波形类似，OUT在计数开始时为0（低电平），并在计数过程中保持0电平不变；在计数结束时变为1（高电平）。OUT作为计数结束的中断请求信号，并无自动重装载。不同点：在GATE上升沿对计数的影响及启动计数器的触发信号不同。操作方式2和操作方式3：共同点是具有自动再装入的能力（减到0时自动装入）。所以，OUT可输出连续的波形，其频率为fCLK/初值。不同点在于：方式2在计数过程中OUT输出高电平，每当减到0时输出一个宽度为1个TCKL的负脉冲。方式3在计数过程中，输出方波，高电平宽度为1/2*初值，低电平宽度为1/2*初值。操作方式4和操作方式5：相同点是OU

41、T输出波形相同，在计数过程中OUT为高电平，在计数结束后OUT输出一负脉冲。并无自动装入的能力。不同点在于两种方式的计数触发信号不同，方式4由WR启动计数；方式5由GATE的上升沿开始计数。6. 82C54的初始化82C54上电后，所有的状态是不确定的，因此，需要使用方式命令进行确定才能工作。初始化是根据用户的设计要求，利用方式命令写一段程序，以确定使用82C54的哪个计数器通道、哪种工作方式、哪一种读写顺序及哪种计数码制。注意点：因为82C54内部3个计数通道相互独立，如果同时使用2个或3个通道，则分别编写对应的初始化程序。初始化命令使用同一个端口，只有计数通道的端口是分开的。1.初始化设定

42、表11.2所示2.初始化程序段：计数通道0：用于定时中断约55ms申请1次中断。MOV AL, 00110110B ；初始化方式命令OUT 43H, ALMOV AL, 0H ；初始值为0000HOUT 40H, AL ；先写低字节OUT 40H, AL ；后写高字节计数通道1:用于DRAM定时刷新，每15us请求1次DMA传输。MOV AL, 01010100BOUT 43H, ALMOV AL, 12HOUT 41H, AL计数通道2：用于产生约900Hz的方波使扬声器发声。MOV AL, 10110110B ；初始化方式命令OUT 43H, ALMOV AX, 533H ；初始值为533

43、HOUT 42H, AL ；先写低字节MOV AL, AHOUT 42H, AL ；再写高字节第十三章 并行接口13.1 并行接口电路1.采用非可编程IC芯片2.采用可编程并行接口IC芯片3.采用PLD/FPGA器件13.2 可编程并行接口IC芯片82C55A是可编程外围并行接口芯片.面向I/O设备有3个8位并行口,有3种工作方式,以实现82C55A与CPU之间和82C55A与I/O设备之间的连接及数据传输.(1)面向系统总线的信号线D0D7、CS、A1A0、RD、WR、RESET等6个。(2)面向I/O设备的信号线PA0PA7、PB0PB7、PC0PC7等3组24条可编程I/O信号线。具体用

44、途如下：A端口和B端口只作为输入/输出数据口用，C端口使用特殊，它除作数据口外，还可作为状态端口、专用联络线和按位控制用。作数据端口：C端口作为数据口时，分成高4位和低4位，高4位与A端口一起组成A组；低4位与B端口组成B组。作状态端口：82C55A在1、2方式下，有固定的状态字，是从C端口读入，C端口是状态口。A端口和B端口不能做状态口。专用联络信号线：82C55A在1、2方式下是一种应答方式，在传送过程中需要进行应答的联络信号。而C端口的大部分引脚分配作了固定的联络线。作按位控制用：C端口是作按位控制用，而不是数据输出用。(1)数据总线缓冲：8位双向三态缓冲。(2)读写控制逻辑：由RD、W

45、R、CS、A1A0组成。负责数据传输方向控制和内部寄存器端口寻址。(3)输入输出端口A、B、C：3个8位输入输出端口，每个端口对应一个数据输入和一个数据输出寄存器。负责输入缓冲和输出锁存的功能。(4)A组和B组控制电路：两个控制电路分别控制A组和C组的高4位；B组和C组的低4位。另附实验代码：实验题目：一、8254定时计数实验一代码与解释 ;此处由于数据总线上是A1A8，而8254上是A0A1，故末位是0246，且接线时需要把A1A2接到A0A1上去A8254 EQU 06C0H ;IOY3地址+通道0初值寄存器地址 B8254 EQU 06C2H ;IOY3地址+通道1初值寄存器地址 （这句

46、用不上）C8254 EQU 06C4H ;IOY3地址+通道2初值寄存器地址 （这句用不上）CON8254 EQU 06C6H ;IOY3地址+控制寄存器地址SSTACK SEGMENT STACK DW 32 DUP(?)SSTACK ENDSCODE SEGMENT ASSUME CS:CODESTART: MOV DX,CON8254 ;DX存入控制寄存器地址 MOV AL,10H ;AL存入方式命令 OUT DX,AL ;将方式命令(通道0 只读写低字节 0方式 二进制 即00010000)存入控制寄存器 MOV DX,A8254 ;DX存入通道0的计数初值寄存器地址 MOV AL,06H ;将6次存入AL OUT DX,AL ;AL存入通道0的计数初值寄存器A: JMP A ;死循环CODE ENDS END START注：1：方式命令可以更换为12345等，但要注意gate0接口的连接（有的方式需要连接5v，具体看书。方式0不用管gate0）2：死循环没有意义，可以换成INT 03H，作用是退出程序3：连线时注意数据线的方向和位置，不要接反了二、八段数码管显示控制 实验二代码与解释CODE SEGMENTASSUME CS:CODESTART:L1: mov dx,06c6h ;IOY3地址+控制寄存器地址 mo