半导体存储器和可编程逻辑器件

1、第15章 半导体存储器和可编程逻辑器件学习目标(*1)了解ROM，RAM的基本结构和工作原理。(*2)了解R-2R型数/模转换器和逐次逼近型模/数转换器的工作原理。15.1 只读存储器(ROM）15.1.l ROM的基本结构和工作原理在数字系统中，向存储器中存入信息常称为写入，从存储器中取出信息常称为读出。在用专用装置向ROM写入数据后，即使ROM掉电数据也不会丢失。ROM只能读出而不能写入信息，所以一般用它来存储固定不变的信息。ROM的基本结构如图11.l所示。它是由存储矩阵、地址译码器和输出缓冲器三部分组成的。图15.1 ROM的基本结构框图1. 存储矩阵存储矩阵是ROM的主体，它含有大量

2、的存储单元，一个存储单元存储一位二进制数码(1或0)。通常把M位二进制码称为一个字，一个字的位数常称为字长，如字长是8位、16位等。若存储矩阵中存有N个字，每个字有M位，则该存储器有N×M个存储单元，N×M也叫做ROM的存储容量。一般数据或指令常以字为单位进行存储，存储一个字的单元可简称其为字单元。为了方便读/写数据，对每个字单元应确定一个标号，通常称这个标号为地址。2.地址译码器为了方便进行读/写操作，ROM必须设置地址译码器。若存储矩阵中存有N个字，就应有N个地址编号，地址译码器就必须有N个输出端与N个地址编号相对应。例如，在图15.l的存储矩阵中存储了N个字，当向地址

3、译码器输入一组代码时，地址译码器就可根据所输入的地址代码从N个地址中选择出所需的一个，从而确定所选字单元的位置。必须注意，任何时刻只能有一条字线被选中。3.输出缓冲器ROM一般设有输出缓冲器。它的作用有两个，一是可以提高存储器的带负载能力，二是便于对输出状态进行三态控制。在字单元被选中后，M位数码经位线(位线的条数取决于存储矩阵中的字长)传送到输出缓冲器。由三态控制信号决定数据输出的时刻。下面以图15.2所示的二极管存储器为例来说明 ROM的工作原理。在图15.2中，存储矩阵有4条字线( N =4)，即存储4个字；8条位线( M = 8)，即每个字是8位数码。所以该ROM的存储容量为4

4、5;8=32位，即存储矩阵有32个存储单元，每个存储单元存储一个二进制信息。由于图15.2的存储短阵中有4条字线， 而地址译码器的每个输出端应该与一个字单元对应，所以地址译码器必须是2/4线译码器。输入代码00， 01， 10， l1依次对应译码器输出的W0， W1， W2和 W3。在图15.2中，字线与位线的交叉点就是一个存储单元。交叉点处接有二极管时存储单元相当于存1 ，没接二极管的存储单元相当于存0。 所以改变二极管的位置， 就可以改变字单元中存储的内容。例如，当译码器输入 A1 = A0 =0时，字线 Wo为高电位，与其相接的二极管的阳极为高电位，所以二极管导通。由于二极管的钳位作用，

5、使位线 D6， D2， D1为高电位，而其余的位线为低电位，即 D6 = D2 = D1 = 1， D7 = D5 = D4 = D3 = D0=0。最后经输出缓冲器输出的数据是 0l0001l0。当译码器输入 A1 = A0= 1时，字线 W3为高电位，与其相接的二极管导通，即D7 = D5 = D4 = 1， D6 = D3 = D2 = D1 = D0=0。最后经输出缓冲器输出的数据是l0110000。图15.2 二极管ROM的结构实际上，地址译码器是由门电路组成的与阵列(见13.5.2节)，W0W3的表达式中都包含了A0，A1的原变量或反变量的“与”项；而存储矩阵中的位线D0D7可以看

6、成是二极管构成的或门的输出端。例如，D7端的等效电路可画成图l5.3所示的或门电路。因此存储矩阵可看成是二极管或门构成的“或”阵列。所以ROM的内部结构可以看成是一个与阵列和一个或阵列的组合。图15.3 D7 的等效或门图15.2也可以画成图l5.4所示的简化形式，这样看起来更为直观。图中的有黑点处表示字线和位线间接有二极管，该存储单元存1；无黑点处则没接二扱管，该存储单元存0。至于在哪个地方画黑点，就取决于欲存储的内容了。图15.4 ROM的简化结构图图15.5所示是用双极型三极管构成ROM的存储矩阵，图中只画出了存储矩阵中的部分字线和位线。图中，三极管的基极接在字线上，发射极接在位线上并通

7、过电阻接地，集电极接电源正极。若某字线为高电位，则与该字线相接的三极管将饱和导通，从而使位线呈高电位，即该位数据输出l。例如，当字线W0被选中呈高电位时，与该字线相接的三极管饱和导通，使位线DM-1呈高电位，而位线D0与字线W0不相接(没接三极管)，所以位线D0呈低电位。当数据输出时，DM-1=1，D0=0。又如，当字线WN-1被选中呈高电位时，使位线DM-1，和D0均呈高电位，所以数据输出时，DM-1=D0=1。用MOS管构成ROM的存储矩阵，其原理与使用三极管大同小异。 图15.5 三级管ROM的结构图15.l.2 ROM的分类根据存入数据方式的不同，只读存储器可分为固定ROM和可编程RO

8、M。上面介绍的是固定ROM，即生产厂家制造好的ROM芯片，其内容不能改写。可编程ROM分为一次性可编程存储器PROM、光可擦除可编程存储器EPROM、电可擦除可编程存储器E2PROM和快闪存储器等。PROM在出厂时，其存储内容全为l或全为0。用户可根据需要利用通用或专用设备将某些存储单元改写成0或1。但是PROM只能进行一次改写。EPROM的内容可改写，在25V的电压下可利用通用或专用设备向芯片写入用户所需的数据。当用紫外线照射时可一次性全部擦除其内容。常用的芯片有EPROM2716(容量为2K×8位，IK=l024)和EPROM2732(容量为4K×8位)等。图15.6所

9、示是EPROM27l6的引脚。A0A10是地址译码器输入端，O0O7是输出端，CS是片选信号(将在15.2节中介绍)输入端。EPROM2716的功能如表15.1所示。 表 15.1 EPROM 2716的功能 图15.6 EPROM27l6的引脚E2PROM可同时进行擦除和改写，在足够的脉冲电压下可随时改写其内容(可重复擦写1万次以上)，E2PROM的这种特点给数字系统的设计和在线调试提供了极大方便。由于擦除和改写的时间仍较长，所以E2PROM还是作为只读存储器使用。快内存储器是20世纪80年代末问世的，其擦除和改写所用的电压较E2PROM小，且擦除所用的时间短。快闪存储器的突出优点是集成度高

10、、容量大、成本低、使用方便。它是一种广泛应用的存储器。15.1.3 ROM的应用由于ROM在掉电时信息不丢失，所以常用来存储固定的数据和专用程序。另外，还可以利用ROM实现指定的逻辑函数、产生脉冲信号、进行算术运算、进行不同数制间的转换及查表等功能。1. 用ROM实现指定的逻辑函数表15.2是ROM存储矩阵的一组数据表。由表可以看出，用ROM可以产生多路输出的组合逻辑函数。若把ROM的地址译码器输入数据A1，A0看成是输入逻辑变量，把ROM的数据输出D0，D1，D2，D3看成是一组输出逻辑变量，则D0，D1，D2，D3就是一组关于A1，A0的逻辑函数。表15.2 ROM的一组数据表由表15.2

11、可写出的逻辑函数为D1 = A1A0 + A1A0+ A1A0D2 = A1A0D3 = A1A0 + A1A0若令 A1 =A， A0 =B， D1 =F1， D2 =F2， D3 =F3，则由 ROM实现的逻辑函数为F1 =AB+AB+ABF2 = ABF3 = AB+ AB可见用ROM实现逻辑函数时，从地址译码器输入逻辑变量，则由各数据输出端输出的就是与或形式的逻辑函数。例如，用ROM实现全加器时，只要把全加器的输入变量An，Bn和Cn-1作为ROM地址译码器的输入，将ROM的部分数据输出端作为全加器Sn和Cn的输出端，在正确地编写R0M存储矩阵的内容后，就可以实现全加器的输入和输出逻辑

12、关系。用ROM实现逻辑函数时，有时需要对函数先进行变换。例如，若欲实现的逻辑函数的某一个与项中没有包含所有的输入变量，这时要先将函数进行变换。设欲实现函数为F=AB+BC。由于函数的第一个与项中缺少变量C，第二个与项中缺少变量A，所以要先进行下面的变换：F = AB+EC= AB(C+C)+ BC(A十A)= ABC+ AB C+ ABC+ ABC= ABC+ AB C+ ABC最后根据变换后的函数确定 R0M 中的内容。2.显示字符图l5.7所示是用 ROM进行十进制数码显示的电路。在图15.7(a)中，从 ROM的地址译码器输入端 A3 A0 输人的是 BCD码，将地址译码器的输出端 D1

13、 D7依次对应接到数码管 LED共阴极的输入端ag。这样，当 ROM的输入端输入 BCD码时，数码管就按图15.7 ( b)中 ROM存储矩阵的内容(预先写入)来显示相应的数码。例如，当地址译码器输入代码为0000 时， ROM中的地址0000 被选中，其中的内容为l111110，于是数据输出端 D1D7(ag)的状态为1111110，数码管将显示0；当地址译码器输入代码为l001时， ROM中的地址1001被选中，其中的内容为1111011，于是数据输出端D1D7(ag)的状态为11110l1，数码管就显示9。表15.3反映了图15.7所示数码显示电路的工作状态 。图15.7 用ROM显示十

14、进制数码表15.3 图15.7显示电路的工作状态如果从ROM中地址为10l0开始的存储单元(图中没用的单元)继续存放信l111l01，00111110，100011l，则当译码器输入代码00001111时，就可以显示十六进制数码0F(B，D显示为小写字母)。图l5.7中的CS是片选信号输入端，该信号低电平有效。当片选信号有效时，该片ROM才能开始工作。OE是输出允许(使能)信号输入端，该信号低电平有效。当0E端信号有效时，该片ROM才能输出数据。3.用ROM构成脉冲信号发生器图15.8(a)所示是用ROM组成多路输出的序列脉冲发生器电路。二进制计数器清零后开始计数，对应8个计数脉冲CP，计数器

15、完成一次计数的循环，Q2Q1Q0的状态由O00变到111，再返回000。计数器的8种状态作为ROM地址译码器的输入代码，依次译出字线W0W7，对应的数据输出D1D4的状态如表15.4所示。 图15.8 用ROM组成多路脉冲串发生器 表15.4 图15.8的表图15.8(b)只画出了D1和D2的波形。从波形图可以看出，由D1，D2输出的信号是按不同规律循环的脉冲串。脉冲的频率和占空比取决于ROM中存储的内容。显然，设计者可以根据需要改变ROM中存储的内容，从而由D1D4得到所需的各种脉冲信号。若ROM中的位线更多，则可同时输出更多的序列脉冲信号。4. 用ROM进行数制转换如果R0M的地址译码器输

16、入8位二进制数码，而在存储器中存储与每个二进制数码相对应的BCD码，就可以将输入的二进制数转换成BCD码输出。可见用ROM可以实现数制之间的转换。ROM的应用非常灵活，限于篇幅不能在此一一例举。根据上述的设计思想，读者可以举一反三，设计出自己需要的各种应用电路。15.2 随机存取存储器(RAM)随机存取存储器又叫读/写存储器，它具有与ROM类似的功能。与ROM的主要区别有两点：其一，RAM可以随时从任何一存储单元中读取数据，或向存储器中写入数据，读/写方便是它最大的优点；其二，RAM一旦掉电，所存储的数据将随之丢失，所以它不适于用做需要长期保存信息的存储器。随机存取存储器可分为静态RAM和动态

17、RAM两类。动态RAM的集成度高、功耗小，但不如静态RAM使用方便。一般大容量存储器用动态RAM，小容量存储器用静态RAM。下面以静态RAM为例来介绍随机存取存储器的基本组成和原理。15.2.l RAM的基本结构和工作原理与 ROM一样， RAM也是由存储矩阵和地址译码器构成的。不同的是 RAM必须具有读/写控制电路，在读/写控制信号的控制下进行读或写的操作。 RAM的基本组成如图15.9所示。由图15.9可以看出， RAM需要有三类信号线，即地址线、数据线和控制线。存储矩阵、地址译码器的作用与 ROM相同。下面通过一个存储单元的读/写操作过程，说明 RAM的基本原理。图15.9 RAM的基本

18、结构框图图15.10所示是由两个 NMOS管和两个反相器组成的存储单元。两个反相器组成双稳态触发器， 存储一位二进制信息。其工作原理如下：图15.10 RAM的基本存储单元（1）VT1和VT2是门控管，由字线的状态控制它导通或截止。当W1=0时，该字线没被选中，VT1和VT2都截止，触发器处于保持状态，该单元不能进行读或写的操作；当W1=l时，该字线被选中，VT1和VT2都导通，此时可以进行读/写操作。（2）读/写信号由三态门控制。当读/写信号R/W=0时，三态门G3和G5导通，而G4处于高阻态。此时输入数据便通过G6，G5及G3送到数据线D和D上，再经过VT1和VT2存入双稳态触发器中。当读

19、/写信号R/W=l时，三态门G3和G5处于高阻态，而G4导通，双稳态触发器中的信息经过VT1、数据线D和G4送到I/0端输出。（3）由于同一时同不能既进行读操作又进行写操作，所以可以用一组数据线，在读/写信号的控制下进行法出数据或写入数据的操作。当写入数据时，数据由I/O端输入；当读出数据时，数据由I/O端输出。（4）一片RAM的存储容量是有限的，通常是用多片RAM组成一个更大容量的存储器。由于每次只能对一片RAM进行读/写操作，所以要用一个片选信号CS进行控制(图15.10中没画)，只有被选中的一片能进行读/写操作，其余各片均处于高阻态，不能进行读/写操作。15.2.2 RAM存储容量的扩展

20、在数字系统或计算机中，单片存储器芯片常不能满足存储容量的要求。在需要大容量的存储器时，通常是将多片RAM组合起来以扩展其容量。通常存储器的容量采用KB，MB或GB为单位来表示，IK=l024=210，IM=1024K=220，IG=1024M=230。下面以静态RAM2l14为例来说明RAM容量的扩展方法。静态RAM2114的引脚如图15.11所示。图15.11 RAM2114的引脚图RAM2114的容量是1024×4位，或写成1K×4位(即1024个字，每个字长4位)。所以21l4必须有10条地址译码输入端，四条数据线(位线)。图中，A0A9是地址译码器的输入端，I/O0

21、I/O3是四个数据输入/输出端，电源为5V。1. RAM 字长(位数)的扩展常见的 RAM芯片字长有4位的、8位的、16位的和32位的不等。当实际需要的字长超过存储器的字长时，要进行字长的扩展。图15.12所示是用两片2114芯片连接进行字长扩展的例子。 图15.12 RAM2114的字扩展图15.12中字长的扩展是通过将芯片并联的方式实现的，即将RAM的地址线、读/写控制线和片选信号线对应地并联在一起。各芯片的数据输入/输出(I/O)线就作为扩展后存储器字的位线。或者说，总位数是几片RAM的位数之和。由于扩展后存储器的字数仍为1024，所以需要A0A9共10根地址线来选择某一个字单元。扩展后

22、的存储器，由于两芯片的读/写控制线和片选信号线并联在一起，当这两个信号有效时，则两芯片都将被选中而同时进行读或写操作。由于地址译码输入线并联在一起，所以对同一组地址译码器的输入代码，两芯片被译中的地址也是相同的。芯片1的四条数据线作为扩展后字的高4位，芯片2的四条数据线作为扩展后字的低4位。扩展后存储器的容量为1K×8位，即l024个字，每个字8位。若需要1K×l6位的存储容量，则需用4片2114芯片并联来实现。读者可自行设计芯片的接线图。2.RAM字数的扩展字数的扩展也可以通过芯片并联的方式实现，即将RAM的地址线、读/写控制线、数据线对应地并联在一起，再用一个译码器作为

23、各芯片的片选控制。扩展后的字数是各芯片字数的和。图15.13所示是用四片2114组成的存储器字扩展电路。扩展后的存储器容量为4K×4位，即4096个字，每个字4位。图中，各片的读/写信号线和地址译码线并联在一起，其作用与位扩展时一样。选择4096个字需要l2根地址译码线。其中A0A9这10根地址线用来选择2114中的某一个字单元，A10和A11作为片选译码器(2/4线)的输入线，译码器的四个译码输出端分别接四个芯片的片选控制端。当片选译码器输入一组代码时，只有一个芯片被选中，这个芯片才可以进行读/写操作。例如，当A11A10=00时，芯片1被选中，若读/写信号有效时，根据地址线A0A

24、9的状态，对芯片1中的某个字进行读或写的操作。 图15.13 RAM 2114的字扩展电路15.3 可编程逻辑器件( PLD)所谓可编程逻辑器件，是指可以由用户自定义其功能的一类大规模集成逻辑器件的总称。与使用小规模集成器件相比，使用PLD器件不仅简化了设计过程，而且所设计的系统具有性能好、可靠性高、成本低、体积小的优点。所以可编程逻辑器件在数字系统的设计中得到了广泛的应用。PLD的种类很多，如：可编程只读存储器PROM、可编程逻辑阵列PLA( Programmable Logic Array)、可编程阵列逻辑PAL(Programmable Array Logic)、通用阵列逻辑 GAL(G

25、eneral Array Logic)等。限于篇幅，本节只对几种 PLD器件的结构和使用方法进行简单地介绍。PLD的基本结构可由图15.14所示的框图表示。PLD器件的核心部分是由一个与阵列和一个或阵列组成的。输入数据通过输入电路送到与阵列并完成与运算，生成乘积项(即与项) ；乘积项又送到或阵列中，在或阵列中对各乘积项进行组合，从而产生与或逻辑(即生成与或逻辑函数)。用户可以对其中的一个阵列编程，也可以同时对两个阵列编程。PLD器件最终的逻辑功能是由用户编程决定的。 图15.14 PLD的结构框图15.3.l PLD的电路表示法前面介绍的逻辑电路的表示法不适于描述 PLD 器件的结构和功能。这

26、里介绍一种新的表示法，即PLD表示法。1.PLD 的连线方式图15.l5所示是 PLD使用的三种连线方式。（1）黑点“·”表示该点是固定连接点。芯片出厂时已经被确定为永久性连接点，用户不能改变其连接方式。（2）叉“×”表示该点为用户可自定义的编程点。芯片出厂时此点是接通的，保留“×”表示该单元存l，去掉“×”表示该单元存0。（3）既无“·”也无“×”处，表示该点是断开的，或是在编程时被擦除的。图15.15 PLD的连接方式2.PLD的输入/输出缓冲器PLD的输入和输出电路一般都是由缓冲器组成的，以增强带负载能力。图15.16所示是各种

27、缓冲器的符号。（1）图15.6(a)所示是输入缓冲器的符号。它有两个输出端，F1=A，F2=A。图中有两种符号，上面的符号是国内外通行的画法，下面的是按国内标准画出的符号。（2）图15.6(b)所示是三态输出缓冲器的符号。其输出状态由控制端EN和EN控制。图中有两种符号，右边的是按国内标准画出的符号。（3）图15.6(c)所示是带反馈的三态输出缓冲器的符号。当EN=1时，I/0端作为输出端使用；当EN=0时，I/0端作为输入端使用，此时B=I，C=I。图中有两种符号，右边的是按国内标准画出的符号。图15.16 PLD的输入/输出缓存器1. PLD 器件中逻辑门电路的表示法图15.17所示是几种

28、 PLD逻辑门电路的表示法。图15.17 PLD门电路的表示法（1）多输入端与门图15.17(a)所示是多输入端与门电路。多输入端的与门只用一条输入线，这条线叫乘积线。输入端与乘积线有交点的，则与此点对应的变量是与门的输入变量。例如，图中A，B输入端与乘积线有交点，则A，B是与门的输入变量；而C输入端与乘积线无交点，则C不是与门的输入变量。因此与门的逻辑表达式为F=AB。（2）多输入端或门图15.l7(b)所示是多输入端或门电路。A，B，C输入端均与输入线有交点，所以A，B，C都是或门的输入变量。因此或门的逻辑表达式为F=A+B+C。（3）与门的默认状态对于图15.18(a)中的与门，其输入变

29、量是通过缓冲器输入的，在这种连接方式下，必有F恒等于0，这种状态称为与门的默认状态。其简化画法是在门符号中划一个“×”，以取代各输入端与乘积线相交的“×''。图15.18(b)是与门的默认状态的等效电路。（4）与门的悬浮状态对于图15.18(c)中的与门，输入端与乘积线均无交点，它们都不是与门的输入变量，F为悬浮的1状态，此时该门与外界不发生联系，这种状态称为与门的悬浮状态。图15.18 PLD与门默认状态和悬浮状态15.3.2 可编程只读存储器(PROM)简介PROM属于一种只读存储器。与 ROM不同的是，用户可以对它进行一次编程，所以PR0M也属于可编程

30、逻辑器件。图15.19 PROM的一个单元图l5.19所示是 PROM的一个存储单元，二极管连着一段熔丝。在芯片出厂时，存储矩阵中的全部熔丝都是通的，即存储矩阵中都存1。用户使用PROM芯片时，要根据需要进行编程，让有的单元存1，有的单元存 0。当需要将某些单元改为存0时，只要让这些单元通过足够大的电流把熔丝烧断即可。显然，熔丝烧断后不能再恢复，即编程后的内容不能再修改。可见 PROM是只能进行图15.19 PROM的一个单元 一次编程的只读存储器。PROM的 PLD表示法如图15.20所示。它的地址译码器由一个固定的与阵列组成，即与阵列不可编程。 它的存储矩阵由一个可编程的或阵列组成。或阵列

31、全部为可编程的单元， 用户可以自由处理。图15.20中，如果地址译码器的输入端扩展为 n个，则存储矩阵中可存2n个字。但输入项目的增多， 势必使与门阵列增大，与门阵列的増大会使开关速度变慢，所以只有小规模的 PROM才可作为可编程逻辑器件使用，而大规模的 PROM一般仍作为只读存储器使用。图15.20 PROM的阵列图PROM可以由D7D0八个输出端同时输出，即对应某一个地址译码输入信号，输出的是一个3位的二进制数。也可以由D7D0中的某一个输出端输出，即对应某一个地址译码输入信号，输出的是1位二进制数。图15.21 经编程的PROM阵列图图15.2l所示是经过编程的 PROM。对应 A2A1

32、A0的各状态，可由 D7D0输出不同的字，也可由D7 D0中的某一位输出1位二进制数。 PROM的逻辑功能和使用方法与前面介绍的 ROM类似，这里不再赘述。15.3.3 其他 PLD器件简介PAL器件是由与阵列和或阵列组成的。但PAL的与阵列可编程，而或阵列不可编程，所以其阵列图与PROM类似，只不过是将PROM阵列图(图15.20)中的与阵列里全部填写“×”。用PAL器件实现逻辑函数时，每个输出逻辑函数是若干个乘积项之和的形式，即与或表达式。输出逻辑函数中乘积项的数目是由与阵列的编程情況决定的。在PAL产品中，一个输出逻辑函数中的乘积项数目最多可达八个，对实现大多数的逻辑函数来讲，

33、PAL都是可以胜任的。尽管PAL器件的逻辑设计具有很大的灵活性，但它的缺点是采用熔丝连接工艺，所以一旦编程就不能再改写。GAL是在PAL的基础上发展起来的新一代可编程逻辑器件，不仅避免了PAL的缺点，而且功能也更加丰富。GAL也采用与或逻辑阵列。与PAL不同的是，它具有电可擦可编程的功能，使器件具有可擦除、可重新编程的特点。另外，其输出电路采用了可编程的逻辑宏单元来增强输出功能。GAL既可以用做组合逻辑器件，也能用做时序逻辑器件。其输出引脚既可以用做输出端，也可以设置成输入端，使用更灵活。GAL器件具有丰富的逻辑功能，较高的通用性和灵活性，为复杂逻辑系统的设计提供了极为有利的条件。可编程逻辑器

34、件不仅种类很多，而且发展很快。上述介绍的PLD器件集成度比较低，一般在千门以下，因此把它们称为低密度的PLD。高密度的PLD器件，其集成度可达数千门以上。各种PLD的编程工作都需要在开发系统的支持下进行。开发系统的硬件部分可由计算机和编程器组成，软件部分是专用的编程语言和相应的编程软件。关于PLD的编程请读者查阅相关资料。15.4 数字电路应用举例本节通过对一个应用实例工作原理的分析，使读者能对数字系统的组成建立起一个完整的概念。图15.22所示是自动数字式打铃机的原理图。自动数字式打铃机能根据冬、夏两季作息时间的不同，对学校的广播、打铃和照明进行自动控制。1. 数字式打铃机电路的组成和作用（1）地址译码器图15.22 数字式自动打铃机的原理图由三片可逆集成计数器 C219组成12位的二进制计数器，计数器的输出为 EPROM提供了地址信号。集成计数器 C219是个可逆计数器，其功能参见表15.5。表15.5 C219的功能表图15.22中由三片C219组成的计数器，其低4位的OC与中4位的IC连接。当低4位的状态不全为1时，OC=1，中4位的计数器不计数；当低4位全1时，OC=0，此时允许中4位计数器计数，所以下一个计数脉冲到来时中4位计数器状态加l计数，同时低4位计数器回零。高4位与中4位计