不恢复余数法定点原码一位除法器的的设计

1、沈阳航空航天大学课程设计报告 -0-目录目录学术诚信声明学术诚信声明.I第第 1 章章 总体设计方案总体设计方案.11.1 设计原理.11.2 设计思路.11.3 设计环境.2第第 2 章章 详细设计方案详细设计方案.32.1 顶层方案图的设计与实现.32.1.1 创建顶层图形设计文件.32.1.2 器件的选择与引脚锁定.42.1.3 编译、综合、适配.52.2 功能模块的设计与实现.62.2.1 输入模块的设计与实现.62.2.移位模块的设计与实现.72.2.3 加法器模块的设计与实现.92.2.4 相反补码模块的设计与实现.102.3 仿真调试.11第第 3 章章 编程下载与硬件测试编程下

2、载与硬件测试.133.1 编程下载.133.2 硬件测试及结果分析.13参考文献参考文献.15附附 录（电路原理图）录（电路原理图）.16沈阳航空航天大学课程设计报告 -0-第 1 章 总体设计方案1.1 设计原理设计原理减交替法的实现是当某一次求得的差值（余数 Ri）为负时，不恢复它，继续求下一位的商，但用加上除数（+Y补）的办法来取代（-Y）的操作，其他操作依然不变。 （1）当余数为正时，商上“1”，求下一位商的办法是余数左移一位，再减去除数； （2）当余数为负数时，商上“0”，求下一位商的办法是余数左移一位，再加上除数。 （3）这种方法不用恢复余数，但若最后一次上商为“0”，而又需要得到

3、正确的余数，则在这最后一次仍需恢复余数。1.2 设计思路设计思路课程设计的要求为：课程设计的要求为：（1）采用定点原码一位除法器由一个除数寄存模块，一个被除数寄存模块，一个加法模块，一个移位模块，一个移位模块、一个商寄存模块，采用逻辑电路设计输入方式。（2）定点原码一位除法器的顶层采用原理图设计输入方式。课程设计的思路为：课程设计的思路为：（1）由于是不恢复余数法，所以需要修正余数为负的情况，所以原理图如图1.2：被除数加法器求补器除数加法器商寄存器沈阳航空航天大学课程设计报告 -1-图图 1.2 不恢复余数法一位除法器设计总框图不恢复余数法一位除法器设计总框图 1.3 设计环境设计环境（1）

4、硬件环境）硬件环境 伟福伟福 COP2000 型计算机组成原理实验仪型计算机组成原理实验仪COP2000 计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组 R0-R3、运算单元、累加器 A、暂存器 B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20 个按键、字符式 LCD、RS232 口。 COP2000 集成调试软件集成调试软件COP2000 集成开发环境是实时监控数据流状态及正确与否, 实验系统的软硬件对

5、用户的实验设计具有完全的开放特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式， 系统还支持手动方式、联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。（2）EDA 环境环境 Xilinx foundation f3.1 设计软件设计软件Xilinx foundation f3.1 是 Xilinx 公司的可编程期间设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言（HDL）编辑器、LogiBLOX 模块生成器、Xilinx 内核生成器等软件。其功能是：接收各种图形或文字的设计输入，并最终生成网络表文件。设计实现工具包括流程引擎、限制编辑器

6、、基片规划器、FPGA 编辑器、FPGA 写入器等软件。设计实现工具用于将网络表转化为配置比特流，并下载到器件。设计验证工具包括功能和时序仿真器、静态时序分析器等，可用来对设计中的逻辑关系及输出结果进行检验，并详尽分析各个时序限制的满余数寄存器沈阳航空航天大学课程设计报告 -2-足情况。第 2 章 详细设计方案2.1 顶层方案图的设计与实现顶层方案图的设计与实现顶层方案图是实现两个六位二进制数的定点原码一位除法器的的逻辑功能，采用原理图设计输入方式完成。在完成原理图的功能设计后，把输入和输出信号在 Xilinx 软件上完成。2.1.1 创建顶层图形设计文件创建顶层图形设计文件顶层图形文件的设计

7、实体两个六位的二进制数输入端、一个功能使能端、一个数据清零端和一个脉冲控制端，一个六位余数输出端、一个四位商输出端和一个两位符号位输出端组装而成的一个完整的设计实体。除法器的设计采用自顶向下的设计思路和自底向上的实现思想。除法运算作为顶层模块，顶层图形文件结构如图 2.1 所示：沈阳航空航天大学课程设计报告 -3- 图图 2.1 顶层图形文件结构图顶层图形文件结构图 2.1.2 器件的选择与引脚锁定器件的选择与引脚锁定（1）器件的选择由于硬件基于伟福 COP2000 型计算机组成原理实验仪和 XCV200 实验板，故采用的目标芯片为 Xlinx XCV200 可编程逻辑芯片。（2）引脚锁定把顶

8、层图形文件中的被除数 A 0:5为六位输入信号，除数 B 0:5为六位输入信号，时钟脉冲 CLK、电路使能端 CE 和清零端 CLR 各占一位管脚；所得的商SHANG 0:4占有五位信号，余数 YUSHU 0:5占六位信号，把顶层图形文件中的输入和输出信号安排到 Xlinx XCV200 芯片指定的引脚上去，实现芯片的引脚锁定，。对应关系如表 2.1 所示：图形文件中的输入/输出信号XCV200芯片引脚信号GRDP50ZCLOCKP213FJWP47CLRP49沈阳航空航天大学课程设计报告 -4-VCCP48S1P80S2P81S3P82S4P84S5P85S6P86S7P87Y1P95Y2P

9、96Y3P97Y4P100Y5P101Y6P102Y7P103E0P63E1P73E2P72E3P71E4P70E5P66E6P65E7P64表表 2.1 信号和芯片引脚对应关系信号和芯片引脚对应关系2.1.3 编译、综合、适配编译、综合、适配利用 Xilinx foundation f3.1 的原理图编辑器对顶层图形文件进行编译，并最终生成网络表文件，利用设计实现工具经综合、优化、适配，生成可供时序仿真的文件和器件下载编程文件。沈阳航空航天大学课程设计报告 -5-2.2 功能模块的设计与实现功能模块的设计与实现功能模块主要以输入寄存器模块、选择器模块、移位器模块、加法器模块、求补码模块、控制

10、器模块为基础而实现的。2.2.1 输入模块的设计与实现输入模块的设计与实现（1） 寄存器具有使能、清零和时钟脉冲端，能够对于输入的数据进行控制。该模块被应用为除数寄存器模块和被除数寄存器模块。（2） 电路模块设计原理图。电路模块设计原理图。 原理结构如图 2.2 所示，实际电路如图 2.3 所示。图图 2.2 电路模块逻辑框图电路模块逻辑框图（2）创建元件图形符号）创建元件图形符号 其元件图形符号如图 2.4 所示： 沈阳航空航天大学课程设计报告 -6-图图 2.4 电路模块元件图形符号电路模块元件图形符号（3）功能仿真）功能仿真对创建的取补模块进行功能仿真，验证其功能的正确性，可用 Xili

11、nx foundation f3.1 编译器的 Simulator 模块实现。仿真结果如图 2.5 所示：图图 2.5 取补模块仿真结果取补模块仿真结果2.2.移位模块的设计与实现移位模块的设计与实现该移位电路使用两个寄存器来实现，并利用时钟脉冲、使能端口和清零端口来实现启停和清零功能移位寄存器的输入端用 PLEFTIN0:5来表示输入的所要的数据，用 CE、C 和 CLR 来控制数据的输入，输出端用 SELECTOUT0:5表示。移位寄存器寄存器模块原理（1）创建移位寄存器设计原理图。）创建移位寄存器设计原理图。移位寄存器原理结构如图 2.6 所示：沈阳航空航天大学课程设计报告 -7-图图

12、2.6 移位寄存器原理框图移位寄存器原理框图 （2）创建元件图形符号）创建元件图形符号其元件图形符号如图 2.7 所示： 图图 2.7 移位寄存器图形符号移位寄存器图形符号（3）功能仿真）功能仿真对创建的三输入一输出器模块进行功能仿真，验证其功能的正确性，可用Xilinx foundation f3.1 编译器的 Simulator 模块实现。仿真结果如图 2.8 所示：沈阳航空航天大学课程设计报告 -8- 图图 2.8 移位寄存器仿真结果图移位寄存器仿真结果图2.2.3 加法器模块的设计与实现加法器模块的设计与实现（1）加法器模块设计原理图。）加法器模块设计原理图。 加法器器原理结构如图 2

13、.9 所示：图图 2.9 加法器原理结构图加法器原理结构图（2）创建元件图形符号）创建元件图形符号其元件图形符号如图 2.10 所示： 沈阳航空航天大学课程设计报告 -9- 图图 2.10 加法器电路模块元件图形符号加法器电路模块元件图形符号（3）功能仿真）功能仿真仿真结果如图 2.11 所示：图图 2.11 加法器器模块仿真结果加法器器模块仿真结果2.2.4 相反补码模块的设计与实现相反补码模块的设计与实现为符号位已经单独考虑，所以参与运算的数都是正数，通过四个非门和高电平的处理，即可得到求补后的输出信号。（1）相反补码设计原理图。）相反补码设计原理图。 原理结构如图 2.12 所示：沈阳航

14、空航天大学课程设计报告 -10-图图 2.12 部分积移位寄存器原理图部分积移位寄存器原理图（2）功能仿真）功能仿真对创建的寄存器模块进行功能仿真，验证其功能的正确性，可用 Xilinx foundation f3.1 编译器的 Simulator 模块实现。仿真结果如图 2.13 所示：图图 2.13 相反补码器仿真结果相反补码器仿真结果2.3 仿真调试仿真调试仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功沈阳航空航天大学课程设计报告 -11-能仿真方法对设计的电路进行仿真。（1）建立仿真波形文件及仿真信号选择）建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文

15、件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数。（2）功能仿真结果与分析）功能仿真结果与分析仿真结果分别如图 2.15 示。 （a）沈阳航空航天大学课程设计报告 -12- （b）图图 2.15 功能仿真波形结果功能仿真波形结果由信息对比可知，多组仿真都完全正确，说明本设计能实现补码一位乘法计算功能。第 3 章 编程下载与硬件测试3.1 编程下载编程下载利用 COP2000 仿真软件的编程下载功能，将得到.bit 文件下载到 XCV200 实验板的 XCV200 可编程逻辑芯片中。3.2 硬件测试及结果分析硬件测试及结果分析利用 XCV200 实验板进行硬件功能测试。.的

16、输入数据通过 XCV200沈阳航空航天大学课程设计报告 -13-实验板的输入开关实现，输出数据通过 XCV200 实验板的 LED 指示灯实现，其对应关系如表 3.1 所示。沈阳航空航天大学课程设计报告 -14-参考文献 1 曹昕燕. EDA 技术实验与课程设计M.北京：清华大学出版社，20062 范延滨.微型计算机系统原理、接口与 EDA 设计技术M.北京：北京邮电大学出版社，20063 王爱英.计算机组成与结构(第三版)M.北京：清华大学出版社，20064 白中英.计算机组成原理（第四版）M.北京：科学出版社，20095 胡越明.计算机组成与设计M.北京：科学出版社，20066 江国强.EAD 技术习题与实验M.北京：电子工业出版社，20057 柳春风.电子设计自动化（EAD）教程M.北京：北京理工大学大学出版社，2005沈阳航空航天大学课程设计报告 -15-附 录（电路原理图）沈阳航空航天大学课程设计报告-16-课程设计总结：课程设计总结：本次课设题目有一些难度，但是也让我明白了只要不放弃，多请教同学，一定能完成任务。这次课设让我学到了很多关于 Xilinx 这个软件的操作及内容，这款软件虽然是开发比较早，但是里面的功能非常的实用，用起来明白了很多知识。设计过程中出现的问题及采用的解决方法： 对于本次加减交替法定点原码一位除法器的设计，在设计过程中，对