计算机组成原理复习资料

1、计算机组成原理复习大纲考试题型：一、 选择题：20题共20分二、 填空题：10空共10分三、 名词解释：3题共12分四、 简答题：4题共24分五、 综合题：4题共34分1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？计算机系统：由计算机硬件系统和软件系统组成的综合体。计算机硬件：指计算机中的电子线路和物理装置。计算机软件：计算机运行所需的程序及相关资料。硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。2. 冯诺依曼计算机的特点是什么？冯诺依曼计算机的特点是：l 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；l 指令和数据以同同等地位存放于存储器

2、内，并可以按地址访问；l 指令和数据均用二进制表示；l 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；l 指令在存储器中顺序存放，通常自动顺序取出执行；l 机器以运算器为中心（原始冯诺依曼机）。3. 画出计算机硬件组成框图，说明各部件的作用及计算机系统的主要技术指标。计算机硬件组成框图如下： 各部件的作用如下： 控制器：整机的指挥中心，它使计算机的各个部件自动协调工作。 运算器：对数据信息进行处理的部件，用来进行算术运算和逻辑运算。 存储器：存放程序和数据，是计算机实现“存储程序控制”的基础。 输入设备：将人们熟悉的信息形式转换成计算机可以接

3、受并识别的信息形式的设备。 输出设备：将计算机处理的结果（二进制信息）转换成人类或其它设备可以接收和识别的信息形式的设备。 4. 解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。  主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CP U：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取

4、；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：机器指令中二进制代码的总位数。5. 解释下列英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS全面的回答应分英文全称、中文名、功能三部分。CPU：Central Processing Unit，中央处理机（器），是计算机硬件

5、的核心部件，主要由运算器和控制器组成。PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址。IR：Instruction Register，指令寄存器，其功能是存放当前正在执行的指令。CU：Control Unit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。ALU：Arithmetic Logic Unit，算术逻辑运算单元，为运算器的核心部件，其功能是进行算术、逻辑运算。ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。MQ：Multiplier-Quoti

6、ent Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址。MDR：Memory Data Register，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写入某存储单元的数据。I/O：Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送。MIPS：Million I

7、nstruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。6. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？总线是一种能由多个部件分时共享的公共信息传送线路。总线传输的特点是：某一时刻只允许有一个部件向总线发送信息，但多个部件可以同时从总线上接收相同的信息。为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。7. 总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向的，还是双向的，它们与机器字长、存储字长、存储单元有何关系？按照连接部件的不同，总线可以分为片内总线、系统总线和通信总线。系

8、统总线是连接CPU、主存、I/O各部件之间的信息传输线。系统总线按照传输信息不同又分为地址线、数据线和控制线。地址线是单向的，其根数越多，寻址空间越大，即CPU能访问的存储单元的个数越多；数据线是双向的，其根数与存储字长相同，是机器字长的整数倍。8.常见的集中式总线控制有几种？各有何特点？ 常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。9. 试比较同步通信和异步通信。答：同步通信：指由统一时钟

9、控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。10.概念： 答：主存：主存储器，用于存放正在执行的程序和数据。CPU可以直接进行随机读写，访问速度较高。辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。RAM：半导体随机存取存储器，主要用作计算机中的主存。

10、SRAM：静态半导体随机存取存储器。DRAM：动态半导体随机存取存储器。ROM：掩膜式半导体只读存储器。由芯片制造商在制造时写入内容，以后只能读出而不能写入。PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。EPROM：紫外线擦写可编程只读存储器。需要修改内容时，现将其全部内容擦除，然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。EEPROM：电擦写可编程只读存储器。CDROM：只读型光盘。Flash Memory：闪速存储器。或称快擦型存储器。11存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间

11、。即：存取周期 = 存取时间 + 恢复时间12. 一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位解：地址线和数据线的总和 = 14 + 32 = 46根；选择不同的芯片时，各需要的片数为：1K×4：（16K×32） / （1K×4） = 16×8 = 128片2K×8：（16K×32） / （2K×8） = 8×

12、4 = 32片4K×4：（16K×32） / （4K×4） = 4×8 = 32片16K×1：（16K×32）/ （16K×1） = 1×32 = 32片4K×8：（16K×32）/ （4K×8） = 4×4 = 16片8K×8：（16K×32） / （8K×8） = 2×4 = 8片13. 画出用1024×4位的存储芯片组成一个容量为64K×8位的存储器逻辑框图。指出共需多少片存储芯片。解：设采用SRAM芯片，则：

13、总片数 = （64K×8位） / （1024×4位）= 64×2 = 128片14. 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？解：（1）该机所允许的最大主存空间是：218 × 8位 = 256K×8位 = 256KB（2）模块板总数 = 256K×8 / 32K×8 = 8块（3）板

14、内片数 = 32K×8位 / 4K×4位 = 8×2 = 16片（4）总片数 = 16片×8 = 128片（5）CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出选择芯片。地址格式分配如下：15. 设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有8片8K×8位的RAM芯片与CPU相连，试回答：（1）用74138译码器画出CPU与存储芯片的连接图；（2）写出每片RAM的地址范围；（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相

15、同的数据，分析故障原因。（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？解：（1）CPU与存储器芯片连接逻辑图：16. 计算机中设置Cache的作用是什么？能否将Cache的容量扩大，最后取代主存，为什么？答：计算机中设置Cache的作用是解决CPU和主存速度不匹配问题。不能将Cache的容量扩大取代主存，原因是:（1）Cache容量越大成本越高，难以满足人们追求低价格的要求；（2）如果取消主存，当CPU访问Cache失败时，需要将辅存的内容调入Cache再由CPU访问，造成CPU等待时间太长，损失更大。17. 一个组相连映射的CACHE由64块组成

16、，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。试问主存和高速存储器的地址各为几位？画出主存地址格式。解：cache组数：64/4=16 ，Cache容量为：64*128=213字，cache地址13位主存共分4096/16=256区，每区16块主存容量为：4096*128=219字，主存地址19位，地址格式如下：主存字块标记（8位）组地址（4位）字块内地址（7位）18. I/O有哪些编址方式？各有何特点？常用的I/O编址方式有两种： I/O与内存统一编址和I/O独立编址。    特点：I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一

17、样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。    I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。19. 简要说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？答： CPU与I/O之间传递信息常采用三种联络方式：直接控制（立即响应）、 同步、异步。 适用场合分别为：    直接控制适用于结构极简单、速度极慢的I/O设备，CPU直接控制外

18、设处于某种状态而无须联络信号。    同步方式采用统一的时标进行联络，适用于CPU与I/O速度差不大，近距离传送的场合。    异步方式采用应答机制进行联络，适用于CPU与I/O速度差较大、远距离传送的场合。20. 说明中断向量地址和入口地址的区别和联系。解：中断向量地址和入口地址的区别：    向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。    中断向量地址和入口地址的联系：    中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址）

19、，通过它访存可获得中断服务程序入口地址。 (两种方法：在向量地址所指单元内放一条JMP指令；主存中设向量地址表。参考8.4.3）21. 在什么条件下，I/O设备可以向CPU提出中断请求？解：I/O设备向CPU提出中断请求的条件是：I/O接口中的设备工作完成状态为1（D=1），中断屏蔽码为0 （MASK=0），且CPU查询中断时，中断请求触发器状态为1（INTR=1）。22. 在什么条件和什么时间，CPU可以响应I/O的中断请求？解：CPU响应I/O中断请求的条件和时间是：当中断允许状态为1（EINT=1），且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。   

20、  23. CPU对DMA请求和中断请求的响应时间是否一样？为什么？解： CPU对DMA请求和中断请求的响应时间不一样，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求。响应中断请求是在每条指令执行周期结束的时刻，而响应DMA请求是在存取周期结束的时刻。中断方式是程序切换，而程序又是由指令组成，所以必须在一条指令执行完毕才能响应中断请求，而且CPU只有在每条指令执行周期结束的时刻才发出查询信号，以获取中断请求信号，若此时条件满足，便能响应中断请求。DMA请求是由DMA接口根据设备的工作状态向CPU申请占用总线，此时只要总线未被CPU占用，即可立即响应

21、DMA请求；若总线正被CPU占用，则必须等待该存取周期结束时，CPU才交出总线的使用权。24. 已知x补，求x原和x。 x1补=1.1100; x2补=1.1001; x3补=0.1110;  x4补=1.0000; x5补=1,0101; x6补=1,1100; x7补=0,0111; x8补=1,0000; 解：x补与x原、x的对应关系如下：25. 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。写出51/128、-27/1024、7.375、-86.5所对应的机器数。要求如下：（1）阶码和尾数均为原码。（2）阶码和尾数均为补码。（3）阶码为移码，尾数为补码。

22、    解：据题意画出该浮点数的格式：阶符1位阶码4位数符1位尾数10位      将十进制数转换为二进制：x1= 51/128= 0.0110011B= 2-1 * 0.110 011B  x2= -27/1024= -0.0000011011B = 2-5*(-0.11011B） x3=7.375=111.011B=23*0.111011Bx4=-86.5=-1010110.1B=27*(-0.10101101B)则以上各数的浮点规格化数为：（1）x1浮=1，0001；0.110 011 000 0 x2浮=1，0101；1.11

23、0 110 000 0 x3浮=0，0011；0.111 011 000 0 x4浮=0，0111；1.101 011 010 0（2）x1浮=1，1111；0.110 011 000 0 x2浮=1，1011；1.001 010 000 0 x3浮=0，0011；0.111 011 000 0 x4浮=0，0111；1.010 100 110 0（3）x1浮=0，1111；0.110 011 000 0 x2浮=0，1011；1.001 010 000 0 x3浮=1，0011；0.111 011 000 0 x4浮=1，0111；1.010 100 110 026. 设机器数字长为8位（含

24、1位符号位），用补码运算规则计算下列各题。   （1）A=9/64， B=-13/32，求A+B。   （2）A=-87，B=53，求A-B。   （3）A=115，B=-24，求A+B。     解：（1）A=9/64= 0.001 0010B, B= -13/32= -0.011 0100B       A补=0.001 0010, B补=1.100 1100A+B补= 0.0010010 + 1.1001100 = 1.1011110 无溢出A+B= -0.010 0010B = -17/64（2） A= -

25、87= -101 0111B, B=53=110 101B      A补=1 010 1001, B补=0 011 0101, -B补=1 100 1011A-B补= 1 0101001 + 1 1001011 = 0 1110100 溢出（3）A=115= 111 0011B, B= -24= -11 000B    A补=0 1110011, B补=1，110 1000 A+B补= 0 1110011 + 1 1101000 = 0 1011011无溢出 A+B= 101 1011B = 9127.按机器补码浮点运算步骤，计算x±

26、;y补.   （1）x=2-011× 0.101 100，y=2-010×（-0.011 100）；   （2）x=2-011×（-0.100 010），y=2-010×（-0.011 111）；   （3）x=2101×（-0.100 101），y=2100×（-0.001 111)。解：先将x、y转换成机器数形式： （1）x=2-011× 0.101 100，y=2-010×（-0.011 100）x补=1，101；0.101 100, y补=1，110；1.100 100 Ex补

27、=1,101, y补=1,110, Mx补=0.101 100, My补=1.100 100    1）对阶：DE补=Ex补+-Ey补 = 11,101+ 00,010=11,111 < 0，应Ex向Ey对齐，则：Ex补+1=11，101+00，001=11，110 = Ey补x补=1，110；0.010 110 2）尾数运算：   Mx补+My补= 0.010 110 + 11.100 100=11.111010Mx补+-My补=0.010 110 + 00.011100= 00.110 010 3）结果规格化：   x+y补=11，110；11

28、.111 010 = 11，011；11.010 000 （尾数左规3次，阶码减3）   x-y补=11，110；00.110 010, 已是规格化数。 4）舍入：无5）溢出：无则：x+y=2-101×（-0.110 000）    x-y =2-010×0.110 010（2）x=2-011×（-0.100010）,y=2-010×（-0.011111）     x补=1，101；1.011 110, y补=1，110；1.100 0011） 对阶：过程同(1)的1），则x补=1，110；1.101 111   2）尾数运算：     Mx补+My补= 11.101111 + 11. 100001 = 11.010000     Mx补+-My补= 11.101111 + 00.011111 = 00.0011103）结果规格化： x+y补=11，110；11.010 000,已是规格化数 x-y补=11，110；00.001 110 =11，100；00.111000 （尾数左规2次，阶码减2）4）舍入：无 5）溢出：无则：x+y=2-010×（-0.110