EDA是电子设计自动化

1、DEA技术及应用随着微电子技术和计算机技术的不断发展，在涉及通信、国防、航天、工业自动化、仪器仪表等领域工作中，技术的含量以惊人的速度上升，从而使它成为当今电子技术发展的前沿之一。EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化 技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计工作：IC设计,电子 电路设计以及PCB设计。没有EDA技术的支持，想要完成超大规模集成电路的设计制造是不可 想象的，反过来，生产制造技术的不断进步又必将对EDA技术提出新的要求。EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初

2、从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。EDA技术是以计算机为工具，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。典型的EDA工具中必须包含两个特殊的软件包，即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。综

3、合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。也就是说，综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换低级的、可与目标器件FPGA/CPLD相映射的网表文件。适配器的功能是将由综合器产生的王表文件配置与指定的目标器件中，产生最终的下载文件，如JED文件。适配所选定的目标器件（FPGA/CPLD芯片）必须属于在综合器中已指定的目标器件系列。硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PASCAL而言的。HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路结构和连接方式。设

4、计者可利用HDL程序来描述所希望的电路系统，规定器件结构特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD内部结构，并实现相应逻辑功能的的门级或更底层的结构网表文件或下载文件。目前，就FPGA/CPLD开发来说，比较常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。EDA代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照自顶 向下的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成 电路（ASIC）实现，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。这样的设计方法

5、被称为高层次的电子设计方法,下面介绍与EDA基本特征有关的几个概念。 自顶向下的设计方法 10年前，电子设计的基本思路还是选择标准集成电路自底向上（Bottom-Up）地构 造出一个新的系统，这样的设计方法就如同一砖一瓦地建造金字塔，不仅效率低、成本高而且还容易出错。高层次设计给我们提供了一种自顶向下（Top-Down）的全新的设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠 错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具 生成具体门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于

6、设计的主要 仿真和调试过程是在高层次上完成的，这不仅有利于早期发现结构设计上的错误，避免设计工作的 浪费，而且也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。 ASIC设计 现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模集成电路构 成，这就带来了体积大、功耗大、可靠性差的问题，解决这一问题的有效方法就是采用ASIC (Application Specific Integrated Circuits)芯片进行设计。ASIC按照设计方法的不同可分为：全定制ASIC，半定制ASIC，可编程ASIC（也称为可编程逻辑器件）。 设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管

7、的几何图形和工艺规则，最 后将设计结果交由IC厂家掩膜制造完成。优点是：芯片可以获得最优的性能，即面积利用率高、速度快、功耗低。缺点是：开发周期长，费用高，只适合大批量产品开发。 半定制ASIC芯片的版图设计方法有所不同，分为门阵列设计法和标准单元设计法，这 两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间。 可编程逻辑芯片与上述掩膜ASIC的不同之处在于：设计人员完成版图设计后，在实验 室内就可以烧制出自己的芯片,无须IC厂家的参与，大大缩短了开发周期。 可编程逻辑器件自七十年代以来，经历了PAL、GAL、CPLD、FPGA几个发展阶段，其中 CPLD/FPGA属高密度可编程逻辑器件，目前集成度已高达200万门/片，它将掩膜ASIC集成度高的 优点和可编程逻辑器件设计生产方便的特点结合在一起，