基于WCDMA的Turbo Codes交织器的设计与实现

1、    基于WCDMA的Turbo Codes交织器的设计与实现        万国春1, 陈 岚2 时间:2008年09月24日     字 体: 大 中 小        关键词:        摘要:关键词： WCDMA Turbo码 交织器 硬件描述语言法国人C.Berr

2、ou等在1993年首先提出了Turbo码12：(1)通过增加交织器的长度，可以使译码性能得到提高；(2)交织器应该使输入序列尽可能随机化，从而避免编码生成低重码字，导致Turbo码自由距离减少。本文将就Turbo码中交织器参数的选择、性能和实现进行探讨。1 数据交织算法M-2t, RM-1t，R为循环右移算子。这种交织器的优点是不需要专门的存储空间存放2M个映射地址3。但是，如此交织得到的码元序列仍然具有较强的相关性。图3、图4分别是行列式分组交织和读表式随机交织算法示意图。2 Turbo码交织器的优化设计方案2.1 设计思想为减少可编程逻辑器件FPGA的内部存储器需要，交织、反交织器设计采用

3、地址翻译方式，也就是对交织、反交织器的读或写的地址进行变换。对于交织器，按行顺序写入交织矩阵，交织，带删除的按列输出。对于反交织器，依据删除阵列按列顺序写入交织矩阵，反交织，带删除的按行输出。2.2 整体结构的设计在交织深度相同时，交织器与反交织器重排控制参数相同，且在一个码块译码的多次循环迭代中均保持不变。所以同一模块在外部信号的控制下实现交织和反交织功能是一种比较节省资源的方法。图5示出了这样的交织反交织器结构设计。交织参数计算和交织控制模块在输入交织深度block size后，计算对应交织图案。包括交织矩阵行数R、列数C、行间重排模式T(j)，在存储p、v数值的ROM表中查取并计算对应p

4、、v数值，从而确定行内重排基准s(i)、行内重排因子q(j)。交织参数更新发生在交织长度改变、码块同步信号到来的时刻。交织和反交织功能模块从参数寄存器中获取相同的当前比特重排参数，根据所得到的参数计算输入比特顺序号对应的输出比特顺序号。交织或反交织功能模块受控于交织控制工作与否。输出控制以对应输出比特顺序号将交织比特输出并写入外部DPRAM中。2.3 交织器的性能仿真为了比较几种交织方式性能的优劣,选取生成多项式为g=(15,17)OCTAL的RSC4,选取交织器的大小均为1024的情况,仿真出分组交织、对角线交织、螺旋交织、PN交织、S-随机交织等五种不同交织方式对译码性能的影响。仿真结果如

5、图6所示,从几条曲线的比较可以看出,S-随机交织器的性能较之其他方式性能最好,在10-6附近,它与分组交织之间有大约0.5dB的增益。基于以上讨论,笔者选择S-随机交织方式,在译码迭代次数为10的译码条件下,选择迭代结构,对不同交织规模N的误码性能进行了仿真,结果如图7所示,分别给出了交织规模N为160、320、640、5120时,误码率随信噪比变化而变化的曲线。显然,在信噪比较低,SISO模块迭代次数均为10的情况下,交织单元的规模越大,其交织的一致性越好,如图7所示。当N=5120时,误码率在信噪比略有增大时就有剧烈的衰减,表现出了良好的提高译码性能的能力。3 基于WCDMA的144kbp

6、s交织、反交织器的具体实现依据上述设计方案和性能仿真结果,采用硬件描述语言可以很方便地实现上述算法的交织。本设计基于ALTREA公司的Quartus环境,采用Verilog HDL语言编程,经过FPGA验证。在不同性能要求下,可以选择参数来满足不同的要求。由于数据速率已经确定，根据3GPP协议：对子一个20ms的数据帧，经过CRC16校验后，帧长为2896。实现框图如图8。图8中，qj表、pattern表、s(i)表用片内ROM就可以直接实现。计算(i*qj)mod(p-1)的模块用乘法器和除法器搭建。它最大的好处是，在数据速率改变时，只需要相应改变qj表、pattern表、s(i)表。为了克服时延大的缺点，可以将先行算出的交织图案写到外部的E2PROM中，但在寻址交织矩阵时，还需对地址进行处理。这种方法的优点就是速度较快，对FPGA芯片内部的资源占用减少。交织算法关键环节的 HDL描述如下：/地址计数器(用于串行输入、输出数据)：module addr( );endmodule/索引表地址发生器(用于产生随机交织地址):module addr_index( );endmodule/交织器状态机：module interleaver_state( );always (state)begincase (state)endcaseendalways (posed