数电课件 第五章 触发器课件

1、第第5章章 触发器触发器掌握触发器的概念；掌握触发器的概念；熟悉触发器的电路结构与动作特点；熟悉触发器的电路结构与动作特点；掌握触发器的逻辑功能和描述方法。掌握触发器的逻辑功能和描述方法。两个基本特点：两个基本特点： 1. 具有两个能自行保持的稳定状态具有两个能自行保持的稳定状态：用来表示逻：用来表示逻辑状态辑状态0和和1或二进制数的或二进制数的0和和1； 2. 在触发信号的操作下，根据不同的输入信号可在触发信号的操作下，根据不同的输入信号可以置成以置成0或或1状态状态。5.1 概述概述功能：功能：能够存储能够存储1 1位二值信号的基本单元电路统称为位二值信号的基本单元电路统称为触发器触发器(

2、Flip-Flop)(Flip-Flop)，是具有记忆功能的基本逻辑单，是具有记忆功能的基本逻辑单元。元。触发方式：电平触发、脉冲触发和边沿触发等触发方式：电平触发、脉冲触发和边沿触发等控制方式：控制方式：SR触发器、触发器、JK触发器、触发器、T触发器、触发器、D触发器等触发器等存储数据：静态触发器和动态触发器存储数据：静态触发器和动态触发器触发器的分类：触发器的分类：一、电路结构与工作原理：一、电路结构与工作原理：5.2 SR锁存器锁存器或非门：或非门：一个输入端固一个输入端固定，输出将随另一个输定，输出将随另一个输入端的改变而改变。入端的改变而改变。门电路不具备记忆功能门电路不具备记忆功

3、能反相器反相器用用G2门将门将vO1反相，并接反相，并接G1的另一个输入端；则的另一个输入端；则vI1信号消失，信号消失，vO1和和vO2的的高、低电平也能保持。高、低电平也能保持。 1010SR锁存器锁存器 SR锁存器锁存器：是各种触发器的基本组成部分，有两：是各种触发器的基本组成部分，有两个能自行保持的稳定状态。个能自行保持的稳定状态。 SD、RD为输入端，定义输出端的为输入端，定义输出端的Q=1、Q=0为锁为锁存器的存器的1状态，状态，Q=0、Q=1为锁存器的为锁存器的0状态状态。SR锁存器锁存器原理图原理图符号符号输入输入SD=1, RD=0时时1001输出：输出：1状态状态Q=1、Q

4、=0，输出保持，输出保持1状态状态在在SD=1信号消失以后，信号消失以后，0SD称为称为置位端置位端或置或置1输入端输入端.输入输入SD=0 , RD=1时时1001 0输出：输出：0状态状态Q=0、Q=1，输出保持，输出保持0状态状态在在RD=1信号消失以后，信号消失以后，RD称为称为复位端复位端或置或置0输入端输入端.输入输入SD=0 , RD=0时时0010QQ若原状态输出：保持输出：保持1状态状态输出：保持输出：保持0状态状态01QQ若原状态010101000101101100输出全是输出全是0 当当RD=SD=1时时, Q 、Q 违背互补输出的原则违背互补输出的原则, 故不允故不允许

5、输入许输入RD、SD同时为同时为1，有，有约束条件约束条件SDRD=0。若若SD先回先回0Q=0、 Q=1若若RD先回先回0Q=1、 Q=00110 当当RD、SD输入的高电平信号同时消失时，将无法确输入的高电平信号同时消失时，将无法确定输出端的下个状态。定输出端的下个状态。输入输入RD=1, SD=1时时11或非门组成的或非门组成的SR锁存器的特性表锁存器的特性表含有状态变量含有状态变量的真值表叫做的真值表叫做特性表（或功特性表（或功能表）能表）。00000011100110110100011011001110*QQRSDD次态（也次态（也记做记做Qn+1）初态（也初态（也记做记做Qn）保持

6、保持置置1置置0不允许不允许1010SR锁存器也可以用与非门构成锁存器也可以用与非门构成*QQRSDD 0 101 0 1110110SR锁存器也可以用与非门构成锁存器也可以用与非门构成*QQRSDD 0 101 0 111 1 000 1 01011SR锁存器也可以用与非门构成锁存器也可以用与非门构成*QQRSDD 1 100 0 101 0 111 1 000 1 0101011SR锁存器也可以用与非门构成锁存器也可以用与非门构成*QQRSDD 1 100 0 101 0 111 1 000 1 01001 1 111与非门与非门SR锁存器的约束条件：锁存器的约束条件： RD+SD =1即

7、即 RDSD =0 。0011SR锁存器也可以用与非门构成锁存器也可以用与非门构成*QQRSDD 0 001 0 011 1 100 1 111 0 101 0 111 1 000 1 010信号输入端为信号输入端为低电平低电平有效。有效。 输入端用输入端用SD，RD表示。图表示。图形符号中带有小圆圈。形符号中带有小圆圈。00010011100010100101011111001111*QQRSDD保持保持置置1置置0不允许不允许SR锁存器的动作特点：锁存器的动作特点：输入信号能直接改变输出端的输入信号能直接改变输出端的状态；状态；因此，也把因此，也把SD（或（或SD）称作称作直接置位端直接置

8、位端，RD（或（或RD）称作称作直接复位端直接复位端；将这个电路称为；将这个电路称为直接置直接置位、复位锁存器位、复位锁存器( (Set-Reset Latch) )。反映锁存器输入信号取值和状态之反映锁存器输入信号取值和状态之间对应关系的图形称为间对应关系的图形称为波形图波形图。SR锁存器的特点锁存器的特点（1）锁存器的次态不仅与输入信号状态有关，）锁存器的次态不仅与输入信号状态有关，而且与锁存器的初态有关。而且与锁存器的初态有关。（2）电路具有两个稳定状态，但它的置）电路具有两个稳定状态，但它的置0或置或置1操作是由输入的置操作是由输入的置0或置或置1信号直接完成的，不需信号直接完成的，不

9、需要触发信号触发。要触发信号触发。（3）对输入信号有约束条件：）对输入信号有约束条件：RDSD=0。 又称为又称为同步同步SR触发器触发器，G1、G2组成组成SR锁存器锁存器, ,G3、G4组成输入控制电路。组成输入控制电路。一、电平触发一、电平触发 SR触发器的电路结构触发器的电路结构 CLK为触发信号的输入端，为触发信号的输入端，通常称触发信号为通常称触发信号为时钟时钟信号（信号（CLOCK）。5.3 5.3 电平触发的触发器电平触发的触发器 CLK=0=0时，时，G3 3、G4 4门被封锁，门被封锁，S、R不会影响输出状不会影响输出状态，故触发器态，故触发器维持原状态不变维持原状态不变。

10、110 CLK=0=0时，时，G3 3、G4 4门被封锁，门被封锁，S、R不会影响输出状不会影响输出状态，故触发器态，故触发器维持原状态不变维持原状态不变。 CLK=1=1时，时，G3、G4 相当于反相器，相当于反相器，S、R通过通过G3、G4反相加到反相加到与非门锁存器与非门锁存器上，输出端状态上，输出端状态跟随输入信号的跟随输入信号的变化而改变变化而改变。将将CLK的这种控制方式称为电平触发方式的这种控制方式称为电平触发方式。SR1 图形符号：图形符号：C1表示编号为表示编号为1 1的一个的一个CLKCLK控制信号。控制信号。1S和和1R表示受表示受C1控制的两个输入信号，只有在控制的两个

11、输入信号，只有在C1为为有效电平时有效电平时, ,1S和和1R信号才起作用。输入端处没有小信号才起作用。输入端处没有小圆圈表示圆圈表示CLK高电有效，有小圆圈则低电平有效。高电有效，有小圆圈则低电平有效。特性表特性表0XX000XX11*QQRSCLK10011二、工作原理二、工作原理特性表特性表0XX000XX111000010011*QQRSCLK10011特性表特性表0XX000XX111000010011*QQRSCLK10110特性表特性表0XX000XX1110000100111100111011*QQRSCLK10110特性表特性表0XX000XX1110000100111100

12、111011*QQRSCLK11001特性表特性表0XX000XX11100001001111001110111010010110*QQRSCLK11001特性表特性表0XX000XX11100001001111001110111010010110*QQRSCLK11100特性表特性表0XX000XX111000010011110011101110100101101110全11111全1*QQRSCLK11100 约束条件约束条件SR=0=0。否则当。否则当S、R同时同时由由1 1变为变为0 0，或者，或者S= =R=1=1时时CLK回到回到0 0，触发器，触发器的次态将无法确定。的次态将无法

13、确定。 在在CLKCLK信号到来之前将触发器置成指定状态：信号到来之前将触发器置成指定状态：异步置异步置位位( (置置1)1)输入端输入端SD和异步复位和异步复位( (置置0)0)输入端输入端RD，可立即可立即将触发器置将触发器置1 1或置或置0 0，不受时钟信号的控制。，不受时钟信号的控制。 低电平有效，正常工作时应使其无效低电平有效，正常工作时应使其无效( (处于高电平处于高电平) )。 注意：用注意：用SD或或RD将触发器置将触发器置1或置或置0应当在应当在CLK=0的的状态下进行。状态下进行。否则低电平消失后预置的状态不一定能保否则低电平消失后预置的状态不一定能保存下来。存下来。三、电

14、平触发三、电平触发 SR触发器的动作特点触发器的动作特点（1）只有当）只有当CLK为有效电平时，触发器才能接受输入为有效电平时，触发器才能接受输入信号信号，与与SR锁存器相比，电平触发的触发器对状态的锁存器相比，电平触发的触发器对状态的转变增加了时间控制。转变增加了时间控制。 在同一个在同一个CLK高电平期间输入信号的多次改变，高电平期间输入信号的多次改变，可能引起输出端状态的多次改变，可能引起输出端状态的多次改变，降低了电路的抗干降低了电路的抗干扰能力扰能力；（2） S 、 R之间有约束。之间有约束。不能允许出现不能允许出现S 和和R同时为同时为1的情况，否则可能会使触发器处于不确定的状态。

15、的情况，否则可能会使触发器处于不确定的状态。例：已知电平触发例：已知电平触发SR触触发器的输入信号波形如下发器的输入信号波形如下图，试画出图，试画出Q、Q端的电端的电压波形。设触发器的初态压波形。设触发器的初态为为Q=0=0。 为了适应单端输入信号的场合为了适应单端输入信号的场合, ,有时把电平触发有时把电平触发SR触发器作成触发器作成S= =D、R= =D的形式，构成电平触发的形式，构成电平触发D触发器触发器。四、电平触发的四、电平触发的D触发器触发器功能表功能表*QQDCLK10001010110111110X000X11CMOS电平触发电平触发D触发器触发器 CLK=1时时，TG1导导通

16、通TG2截止，截止，Q= D。G1输入电容的存储效输入电容的存储效应，短时间内应，短时间内G1输入输入端仍然保持为端仍然保持为TG1截止截止前瞬间的状态，同时前瞬间的状态，同时G1、G2和和TG2形成了形成了状状态自锁的闭合回路态自锁的闭合回路，所以所以Q和和Q的状态被保的状态被保存了下来。存了下来。 CLK=0后后，TG1截止截止TG2导通。导通。 因为因为CLK有效期间，有效期间，输出与输入的状态保持相输出与输入的状态保持相同，所以这个电路又称为同，所以这个电路又称为“透明的透明的D型锁存器型锁存器”。例：电平触发例：电平触发D触发器的触发器的CLK和输入端和输入端D的电压波形如的电压波形

17、如图所示，试画出图所示，试画出Q和和Q端的电压波形。假定触发器初态端的电压波形。假定触发器初态Q=0。说明说明 CLK=1=1期间期间, ,若输入信若输入信号号多次发生变化多次发生变化，则输出端状态也则输出端状态也将将多次翻转多次翻转，因，因此电路的抗干扰此电路的抗干扰能力不强。能力不强。电平触发电平触发SR触发器和触发器和D触发器的不足触发器的不足: : 输入有输入有约束条件约束条件, , 存在在同一个存在在同一个CLKCLK有效电平期间输出有效电平期间输出状态多次状态多次翻转的现象、抗干扰能力不强翻转的现象、抗干扰能力不强。 为了提高触发器工作的可靠性，希望在每个为了提高触发器工作的可靠性

18、，希望在每个CLK周期里输出端的状态周期里输出端的状态只能改变一次只能改变一次。 1. 1.电路结构：由两个相同的电平触发电路结构：由两个相同的电平触发SR触发器组触发器组成，主从成，主从CLK信号的信号的相位相反。相位相反。一、主从一、主从SR触发器触发器5.4 脉冲触发的触发器脉冲触发的触发器在每个在每个CLK周期里输出端的状态周期里输出端的状态只能改变一次只能改变一次。2.2.工作原理工作原理（1）CLK=1时主触发器:CLK=1,工作从触发器:CLK=0，保持（2）CLK由高变低后由高变低后从触发器:CLK=1，工作，其输入为主触发器的输出，且此时主触发器的输出保持不变。结论：结论：因

19、此在因此在CLK的一个变化周期中，触发器输出端的一个变化周期中，触发器输出端的状态只可能改变一次。的状态只可能改变一次。主触发器:CLK=0，保持 CLK=1=1时，时，主触发器将被置主触发器将被置1 1，从触发器保持。，从触发器保持。 CLK回到低电平以后，回到低电平以后，CLK=1，主触发器保持，主触发器保持，从触发器从触发器工作，它的输入工作，它的输入SS= =Qm=1 1、RS=Qm=0 0，因而，因而输出输出也被置成也被置成1 1状态状态。10110100011） S=1、R=0时时 CLK=1=1时，时，主触发器将被置主触发器将被置0 0，从触发器保持。，从触发器保持。 CLK回到

20、低电平以后，回到低电平以后，主触发器保持，主触发器保持，从触发器从触发器工工作，它的输入作，它的输入SS= =Qm=0 0、RS=Qm=1 1，因而输出也，因而输出也被置被置成成0 0状态状态。01101010012） S=0、R=1时：时： CLK为为1 1时，时，主触发器保持。主触发器保持。 CLK回到低电平以后，回到低电平以后，由于输入不变，所以从触由于输入不变，所以从触发器的输出也保持原来的状态。发器的输出也保持原来的状态。001保保持持保保持持0013） S=0、R=0时时: CLK为为1 1时，时，主触发器的输出被置为全主触发器的输出被置为全1 1。 CLK回到低电平以后，回到低电

21、平以后，从触发器的输出也被置为全从触发器的输出也被置为全1.1.11111110014） S=1、R=1时时:主从结构中从触发器总被置成与主触发器相同的状态。主从结构中从触发器总被置成与主触发器相同的状态。表示表示CLK高电平有效高电平有效的的脉冲触发特性脉冲触发特性,输出状态输出状态的变化发生在的变化发生在CLK脉冲脉冲的的下降沿；下降沿；保持保持置置1置置0不允许不允许 当当CLK以以低电平低电平为有效信号时，在触为有效信号时，在触发器符号的发器符号的CLK输入输入端加有端加有小圆圈小圆圈，输出，输出状态的变化发生在状态的变化发生在CLK脉冲的脉冲的上升沿上升沿。 表示延表示延迟输出迟输出

22、例：主从例：主从SR触发器的触发器的CLK、S和和R的电压波形如下图，的电压波形如下图，试画出试画出Q和和Q端的电压波形。设触发器初态端的电压波形。设触发器初态Q=0=0。方法方法:先确定先确定Qm、Qm，再确定再确定Q、Q注意：注意：在第六个在第六个CLK高电平期高电平期间，间，S和和R的状态改变了两次，的状态改变了两次，但输出端的状态并不改变。但输出端的状态并不改变。主从主从SR触发器动作特点总结：触发器动作特点总结： 1 1、主从、主从SRSR触发器为触发器为脉冲触发方式脉冲触发方式：高电平准：高电平准备；下降沿翻转。备；下降沿翻转。克服了克服了电平触发方式中电平触发方式中CLK=1=1

23、期间输出状态可能期间输出状态可能多次翻转多次翻转的问题。的问题。 2 2、由于主触发器本身是电平触发、由于主触发器本身是电平触发SR触发器，触发器，所以输入信号所以输入信号仍须遵守约束条件仍须遵守约束条件SR=0=0。 功能更完善，出现功能更完善，出现S= =R=1=1时，状态也确定的触发器。时，状态也确定的触发器。1、结构特点、结构特点 将主从将主从SRSR触发器的触发器的Q、Q端作为一对端作为一对附加控制信号，附加控制信号，接回到输入端接回到输入端。为表示与主从。为表示与主从SR触发器逻辑功能上的触发器逻辑功能上的区别，用区别，用J、K表示信号输入端表示信号输入端。二、主从二、主从JK触发

24、器触发器Qm、Qm 还受反馈还受反馈线上信号的影响。线上信号的影响。1012、工作原理、工作原理，若0Q, 1Q若1后，“从”clk时，则若10, 1) 1 (clkKJ011101011“主”保持1“主”0011010110101 ，1Q，0Q0后，“从”clk时，则若11, 0)2(clkKJ0“主”0“主”保持000110“主”保持01QQ后，“从”保持clk时，则若10)3(clkKJ时，则若11)4(clkKJ, 1Q若0后，“从”clk1110010110101时，则若11)4(clkKJ0则“主”置Q*=Q, 0Q若1后，“从”clk111001010101时，则若11)4(cl

25、kKJ1则“主”置JK触发器的特性表触发器的特性表 某些集成触发器产品具有多输某些集成触发器产品具有多输入端，此时，入端，此时，J1和和J2、K1和和K2是是与与的关系。的关系。保持保持置置1置置0翻转翻转 例：在主从例：在主从JK触发器电路中，触发器电路中，CLK、J、K的波形图如的波形图如下，试画出下，试画出Q、Q端对应的电压波形。设初态为端对应的电压波形。设初态为Q=0=0。CLK=1期期间间J、K不不变，可直变，可直接画出最接画出最终的输出终的输出(2)(2)主触发器本身仍是一个电平触发主触发器本身仍是一个电平触发SR触发器，所触发器，所以在以在CLK=1=1期间，若输入信号多次改变，

26、期间，若输入信号多次改变，QM、QM也将多次改变。也将多次改变。三、脉冲触发器的动作特点三、脉冲触发器的动作特点(1)(1)触发器工作分为两步动作：触发器工作分为两步动作： 高电平准备，高电平准备，下降沿翻转。下降沿翻转。举例说明：主从举例说明：主从SRSR触发器触发器 因此，因此，CLK下降沿到达时从触发器的状态不一下降沿到达时从触发器的状态不一定能按照此刻输入信号的状态来确定。定能按照此刻输入信号的状态来确定。主从主从SR触发器：触发器：设设Q=0=0。 下降沿到达时下降沿到达时S、R的状态，的状态，与实际结果不符。与实际结果不符。 结论：结论：若若CLK=1时，时，输入信输入信号的状态多

27、次变化号的状态多次变化，则下降沿到，则下降沿到达时从触发器的状态必须达时从触发器的状态必须考虑考虑CLK=1期间里输入信号的所有变期间里输入信号的所有变化化才能确定。才能确定。主从主从JKJK触发器触发器也有相同特点。也有相同特点。附加控制输入端对主从附加控制输入端对主从JK触发器的影响：触发器的影响：110011010若若Q=0，G8门的输出将被封锁为高电平门的输出将被封锁为高电平0同一同一个高个高电平电平期间期间0111保保持持置置0通过通过G7、G8门后变为保持门后变为保持附加控制输入端对主从附加控制输入端对主从JK触发器的影响：触发器的影响：110011010 Q=0=0时，只有把主触

28、发器置时，只有把主触发器置1 1（置（置1 1、翻转）的、翻转）的信号起作用，把主触发器置信号起作用，把主触发器置0 0的信号不起作用。的信号不起作用。若若Q=0，G8门的输出将被封锁为高电平门的输出将被封锁为高电平11001同一同一个高个高电平电平期间期间10翻转通翻转通过过G7G8门后变门后变为置为置1附加控制输入端对主从附加控制输入端对主从JK触发器的影响：触发器的影响：101101置置1通过通过G7、G8门后变为保持门后变为保持同理，在同理，在Q=1=1时只有把主触发器置时只有把主触发器置0 0的信号能起作用的信号能起作用。 101011010附加控制输入端对主从附加控制输入端对主从J

29、K触发器的影响：触发器的影响：0置置0输入可以通过输入可以通过G7、G8门门同理，在同理，在Q=1=1时只有把主触发器置时只有把主触发器置0 0的信号能起作用的信号能起作用。 101111010同理，在同理，在Q=1=1时只有把主触发器置时只有把主触发器置0 0的信号能起作用的信号能起作用。 附加控制输入端对主从附加控制输入端对主从JK触发器的影响：触发器的影响：在在CLK=1期间主触发器状态一旦改变就期间主触发器状态一旦改变就不会再回到原来的状态不会再回到原来的状态 ：一次翻转效应：一次翻转效应翻转通过翻转通过G7、G8门后变为置门后变为置00例例:主从主从JK触发器中触发器中,已知已知CL

30、K、J、K的电压波形的电压波形,试画试画出与之对应的输出端电压波形出与之对应的输出端电压波形(初态初态Q=0)。用两个电平触发用两个电平触发D触发器组成的边沿触发器；触发器组成的边沿触发器；维持阻塞边沿触发器；维持阻塞边沿触发器；利用门电路传输延迟时间的边沿触发器。利用门电路传输延迟时间的边沿触发器。边沿触发器主要有：边沿触发器主要有： 边沿触发器边沿触发器是利用是利用CLK边沿触发的触发器，触发器边沿触发的触发器，触发器的次态仅取决于的次态仅取决于CLK信号的边沿到达时的输入信号。信号的边沿到达时的输入信号。5.5 边沿触发的触发器边沿触发的触发器 为了提高触发器的可靠性，增强抗干扰能力，希

31、望为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于触发器的次态仅仅取决于CLK信号下降沿（或上升沿）信号下降沿（或上升沿）到达时刻输入信号的状态到达时刻输入信号的状态。主从结构，由两个电平触发主从结构，由两个电平触发D触发器组成。触发器组成。 原理图原理图主触发器主触发器从触发器从触发器一、用两个电平触发一、用两个电平触发D D触发器组成的边沿触发器触发器组成的边沿触发器2. 工作原理工作原理CLK=0时，时， CLK1=1，因而，因而Q1=D； CLK2=0，Q2保持保持。010101CLK由由0变变1， CLK1=0，Q1保持保持CLK上升沿到达前瞬间的状态不变上升沿到达

32、前瞬间的状态不变 CLK2=1，Q2=Q13. 图形符号及特性表：图形符号及特性表：如果是如果是下降沿触发下降沿触发，则应在，则应在CLK输入端加画输入端加画小圆圈小圆圈，并在特性表中以并在特性表中以“”表示。表示。边沿触发方式边沿触发方式（上升沿触发）（上升沿触发） 例例: 图中的图中的CMOS边沿触发器中，边沿触发器中，D和和CLK的电压波形的电压波形如图，求如图，求Q端的电压波形。设初态端的电压波形。设初态Q=0。解：由边沿触发器的动作特点可知，触发器的次态仅解：由边沿触发器的动作特点可知，触发器的次态仅取决于取决于CLK上升沿上升沿到达时刻到达时刻D端的状态，即：端的状态，即： D=1

33、 1，Q*=1 1；D=0 0，Q*=0 0。 例例: 图中的图中的CMOS边沿触发器中，边沿触发器中，D和和CLK的电压波形的电压波形如图，求如图，求Q端的电压波形。设初态端的电压波形。设初态Q=0。解：由边沿触发器的动作特点可知，触发器的次态仅解：由边沿触发器的动作特点可知，触发器的次态仅取决于取决于CLK上升沿上升沿到达时刻到达时刻D端的状态，即：端的状态，即： D=1 1，Q*=1 1；D=0 0，Q*=0 0。 输出状态的改变发生在输出状态的改变发生在CLK的的边沿边沿 ，且，且次态仅次态仅仅取决于仅取决于CLK边沿到达时的输入状态，边沿到达时的输入状态，与之前或之与之前或之后的状态

34、无关。后的状态无关。 增强了电路的抗干扰能力。增强了电路的抗干扰能力。4. 边沿触发方式的动作特点：边沿触发方式的动作特点：5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法按照触发器按照触发器逻辑功能的不同特点逻辑功能的不同特点，分为：，分为： SR触发器、触发器、JK触发器、触发器、T触发器和触发器和D触发器等触发器等。按触发方式不同，分为：按触发方式不同，分为： 电平触发、脉冲触发、边沿触发。电平触发、脉冲触发、边沿触发。5.6.1 触发器按逻辑功能分类触发器按逻辑功能分类 凡在凡在CLK作用下逻辑功能符合下表者，无论触发作用下逻辑功能符合下表者，无论触发方式如何，均称为方

35、式如何，均称为SR触发器触发器。常见的常见的SR触发器：触发器： 电平触发电平触发SR触发器、触发器、主从主从SR触发器、维持阻塞触发器、维持阻塞SR触发器。触发器。一、一、 SR触发器触发器0 0 0 00 0 0 00 0 1 10 0 1 10 0 1 1 0 0 0 00 0 1 1 1 1 0 0 1 1 0 0 0 0 1 11 1 0 1 0 1 1 11 11 0 1 0 全全1 11 1 1 1 1 1 全全1 1QSR*Q SR锁存器也符合此特锁存器也符合此特性表，但不受性表，但不受CLK控制，控制，故不属于触发器。故不属于触发器。 求解次态关于输入和初态的逻辑函数式，求解

36、次态关于输入和初态的逻辑函数式，即即特性方程特性方程：*0QS R QSR QSR QSR化简：化简：SR触发器特性方程：触发器特性方程： RQS0001111001*0QSR QSR（约束条件）1000110 0 0 00 0 0 00 0 1 10 0 1 10 0 1 1 0 0 0 00 0 1 1 1 1 0 0 1 1 0 0 0 0 1 11 1 0 1 0 1 1 11 11 0 1 0 全全1 11 1 1 1 1 1 全全1 1QSR*Q用用状态转换图状态转换图表示触发器的逻辑功能：表示触发器的逻辑功能： 用用圆圈圆圈分别代表触发器的状态，分别代表触发器的状态，箭头箭头表示

37、状态转表示状态转换的方向，在换的方向，在箭头旁注明箭头旁注明转换需要的条件。转换需要的条件。0 0 0 00 0 0 00 0 1 10 0 1 10 0 1 1 0 0 0 00 0 1 1 1 1 0 0 1 1 0 0 0 0 1 11 1 0 1 0 1 1 11 11 0 1 0 全全1 11 1 1 1 1 1 全全1 1QSR*Q 凡在凡在CLK作用下逻辑功能符合下表者，无论其触发作用下逻辑功能符合下表者，无论其触发方式如何，均称为方式如何，均称为JKJK触发器触发器。常见的常见的JK触发器：触发器： 主从主从JK触发器、触发器、 维持阻塞维持阻塞JK触发器。触发器。 二、二、 JK触发器触发器JKQQ*00000011010001101001101111011110逻辑函数式：逻辑函数式