南华大学数字逻辑4个实验

1、实验半加器、全加器构成及测试1. 掌握组合逻辑电路的分析和设计方法2. 了解半加器、全加器的实现方法。3. 掌握半加器、全加器的功能。二.实验所用器件和仪表1.二输入四异或门 74LS861片2.二输入四与非门 74LS001片3.74LS20、 74LS04各1片4.74LS138译码器1片5.74LS153选择器1片6.数字逻辑实验箱1台三.实验内容1.2.3.4.半加器设计及功能验证。全加器设计及功能验证。由译码器构成的全加器设计及功能验证 由选择器构成的全加器设计及功能验证四.实验提示1.对与非门而言，如果一个与非门中的一条或几条输入引脚不被使用，则需将它们接高电 平；如果一个与门不被

2、使用，则需将此与门的至少一条输入引脚接低电平。2.半加器：S =A*B +A*B =ABCo =A*B =(A*B)3.全加器S =A *8 Ci+A B Ci+A *8 Ci + A*B yi BCi =送 m(1,2,4,7)Co =A B +A*Ci +B Ci =(A B) C + A B =(A B) C)m(3,5,6,7)五.实验接线图、真值表和逻辑表达式1.实验内容1表7-1半加器真值表根据半加器的功能得出半加器的真值表，如表7-1根据半加器的真值表，得出半加器的逻辑表达式。S = A B +A B = A BCo =A*B =(A*B)输入输出ABSC000001101010

3、1101所示。根据半加器的逻辑表达式，绘出半加器的逻辑图如图7-1所示。按图7-1接线，验证半加器的功能。(4)图7-1是用1片74LS86和1片74LS00及1片六反相器74LS04组成的半加器接线图。 图中K1、K2是电平开关输出，L1、L2是电平指示灯。2.实验内容2(1)根据全加器的功能得出全加器的真值表，如表7-2所示。表7-2全加器真值表输入输出ABCiSCo0000000110010100110110010101011100111111(2)根据全加器的真值表，得出全加器的逻辑表达式。S =A B Ci +A B Ci + A B Ci + A*B Ci =A B过Ci m(1,

4、2,4,7)根据全加器的逻辑表达式，绘出全加器的逻辑图如图7-2所示。Co =A B +A*Ci +B Ci =(A B) C + A B =(A B) C) ABm(3,5,6,7)SCo图7-2(4)按图7-2接线，验证全加器的功能。图中A B Ci接电平开关输出 K1、K2、K3, S、Co接电平指示灯 L1、L2。3.根据全加器的逻辑表达式，可得由译码器实现全加器的接线图如图7-3所示。S =送 m(1,2,4,7) =m1 mZ m4 m7Co =S m(3,5,6,7) =m3 m5 *16 m?1 U2A图中A、B、Ci接电平开关输出K1、图7-3K2、K3，S、Co接电平指示灯

5、 L1、L2。4.根据全加器的真值表，可得由选择器实现全加器的接线图如图7-4所示。输入输出ABCiSCo0000l0A=Ci0I0A=0001100101I1A =Ci 0I1A =Ci011011001I2A =Ci 0I2A =Ci表7-3全加器真值表101011100I3A =Ci1I3A =111111U2A274LS0 4Ci- 1U1aA.6543lOAI1A12A13AZAEA1 101 1 1213I0BI1BI2BI2C EBZB9 CoVCC505174LS153图7-4图中A、B、Ci接电平开关输出 K1、K2、K3 , S、Co接电平指示灯 L1、L2。实验二数据选择

6、器和译码器1. 熟悉数据选择器的逻辑功能。2熟悉译码器的逻辑功能。.实验所用器件和仪表1.2.3.4.1.双4选1数据选择器74LS1533-8线译码器74LS1388输入与非门74LS30示波器数字逻辑实验箱片 片 片 台台三.实验内容1测试74LS153中一个4选1数据选择器的逻辑功能。4个数据输入引脚 IOA、I1A、I2A、I3A分别接实验台上的 5MHz 1MHz 500KHz 100KHz 脉冲源。变化数据选择引脚SO、S1和使能引脚EA的电平，产生8种不同的组合。观察每种组合下数据选择器的输出波形。2. 测试74LS138中3-8译码器的逻辑功能。8个译码输出引脚 Y0-Y7接电

7、平指示灯。改变引脚K1-K6的电平，产生64种组合。观察并记录指示灯的显示状态。3. 分别用选择器 74LS153和译码器74LS138实现逻辑函数 F=AB+C。四.实验接线图及实验结果1. 74LS153实验接线图和 74LS153真值表LI L74LS1531 MHZ5E00KHZ413KI61012A A A A0 123A7-CCBCQ122-BT1 T1 T101K2W3图5-1 74LS153实验接线图 图5-1中，K1、K2、K3是电平开关输出。表5-1 74LS153真值表输入选择数据输入选通输出S1S0I0AI1AI2AI3AEAZAXXXXXXHLLLLXXXLLLLHX

8、XXLHLHXLXXLLLHXHXXLHHLXXLXLLHLXXHXLHHHXXXLLLHHXXXHLH2. 74LS138实验接线图和 74LS138真值表K1K2K3K4K5K6AY0BY1CY2Y3Y4E1Y5E2Y6E3Y77 4LS1 38U11 5 L0 L1r 1 L2 L3 ?L410 L5L6 L71图5-2 74LS138实验接线图表5-2 74LS138真值表输入输出允许选择E1E2E3ABCY0Y1Y2Y3Y4Y5Y6Y7HXXXXXHHHHHHHHXHXXXXHHHHHHHHXXLXXXHHHHHHHHLLHLLLLHHHHHHHLLHLLHHLHHHHHHLLHLH

9、LHHLHHHHHLLHLHHHHHLHHHHLLHHLLHHHHLHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHHHHHHHHL图5-2中，K1-K6是电平开关输出，L0-L7是电平指示灯。E为高电平时，禁止A 决定，10、I1、I2、E2为高电平或E3为3. 74LS138和74LS153中，引脚 E用于控制输出。在 74LS153中，当 输出，输出为低电平；当 E为低电平时，允许输出，由数据选择端 BZ。在74LS138中，当E1为高电平或Y0-Y7为高电平；当E1为低电平且E2为低电平且E3为高CB、A 决定，输出丫0、丫1、丫2、丫3、Y4丫5、丫6、Y7

10、I3中的哪路数据送往数据输出端 低电平时，禁止输出，所有输出 电平时，允许输出，由数据选择端 中的哪路数据为低电平。4. 分别用选择器 74LS153和译码器74LS138实现逻辑函数 F=AB C。函数F的真值表如 表 5-3。表5-3ABCF0000I0A=C00110100I1A =C01111001I2A =110111100IO A c1111I3A =C74LS138实现逻辑函数的电路图如通过表5-3可得到分别用选择器74LS153和译码器图5-3。按图5-3连线，验证线路的正确性。7F(L1)9U1U2AY0BY1CY2Y3Y4E1Y5E2Y6E3Y774LS138A(K3)B(

11、K2) 2C(K1)31274LS30实验三寄存器实验目的1掌握中规模4位双向移位寄存器逻辑功能及使用方法。2.熟悉移位寄存器的应用，如实现数据的串、并行转换和构成环形计数器等。实验设备与器件1 .示波器2. 74LS0O 74LS303. 74LS1944数字逻辑实验箱1台各1片2片1台实验内容移位寄存器用途很广，可构成移位寄存器型计数器、顺序脉冲发生器、串行累加器、串/并转换和并/串转换等。本实验研究移位寄存器用做环形计数器和数据的串、并行转换。 主要完成以下内容：1参照74LS194的逻辑功能表逐项测试 74LS194的逻辑功能，观察寄存器状态变化所对应 的脉冲边沿。2实现数据的串/并和

12、并/串转换(1)并串转换按图12-4接线，进行右移并行输入一一串行输出实验， 移方式实现并行输入、串行输出。自拟表格记录之。 串并转换按图12-3接线，进行右移串行输入一一并行输出实验， 式实现串行输入、并行输出。自拟表格记录之。3环形计数器自拟实验线路，用并行送数法预置寄存器为某组二进 制数码(如1110)，然后进行循环右移操作，观察寄存器输 出端状态的变化，列表逐项进行测试。并行输入的数码自定。再用左串入的数码自定。再用左移方四.实验原理、实验提示及实验接线图1. 74LS194功能测试-DSR-P0Q0-P1Q1P2Q2-P3Q3DSL卜CLKS0S1MRU?7 4LS1 9412102

13、7151412移位寄存器是一个具有移位功能的寄存器，寄存器中 所存的代码能够在移位脉冲的作用下依次左移或右移。既 能左移又能右移的称为双向移位寄存器，改变左、右移的 控制信号便可实现双向移位。根据移位寄存器存取信息的 方式不同分为：串入串出、串入并出、并入串出、并入并出几种形式。本实验选用的4位双向通用移位寄存器74LS194或40194,两者功能相同，可互换使用。74LS194的逻辑符号及引脚如图 12-1所示，功能表如表表 12-1所示。表12-1 74LS194逻辑功能表图12-1 74LS194的逻辑符号功能I输入输出MR*S1 S0CLKDSRDSLPnQ0Q1Q2Q3复位0X XX

14、XXX0000预置11 1TXXPnPOP1P2P3右移10 1TDSRXXDSRQ0Q1Q2左移11 0TXDSLXQ1Q2Q3DSL保持10 0XXXXQ0Q1Q2Q3P3是并行数据输入端； Q0 Q1、Q2、Q3是并行数据输出端； DSR是右移 DSL是左移串行数据输入端：sO、s1是工作模式控制端； MR是直接无条K12K23K34K45K56K67AK111K79K810K9-0DSRP0Q0P1Q1P2Q2P3Q3DSLbCLK SO，S1MR15L114L213L312L4P0、P1、P2、串行数据输入端； 件清零（复位）端；CLK是时钟脉冲输入端。74LSI94有并行送数寄存、

15、右移（方向由Q0至Q3）、左移（方向由Q3至Q0）、保持及清零等五种不同工作模式。S1、S0和MR端的控制作用及逻辑功能见表12-1所示。按图12-2接线，并参照74LS194的逻辑功能表逐项测试 74LS194的逻辑功能，观察寄 存器状态变化所对应的脉冲边沿。U112-3电路中SO端接高电平“ I” Q7（第2片的Q3）是转换结束标志。 当 Q7= 0 时，S1= 1，有 S1S0= II 输出数据。74LS194图12-2 74LS194的逻辑功能测试2. 实现数据串、并行转换（1）串行/并行转换器 串行/并行转换是指将串行输入的数据，经转换电路后变换成并行数据输出。图 所示电路是用两片

16、74LSI94双向移位寄存器组成的 7位串行/并行数据转换电路。S1受Q7控制，两片寄存器连接成串行输入右移工作模式。 当Q7=1时，S1为0, S1S0= 01使电路处于右移工作方式, ，表示串行送数结束，标志着串行输入数据己转换成并行00 0 0 0 0 0 0 0清010 1 1 1 1 1 1 1预置2d0 01 1 1 1 1 1右移操作7次3d1 d0 0 1 1 1 1 14d2 d1 d0 0 1 1 1 15d3 d2 d1 d0 0 1 1 16d4 d3 d2 d1 d0 0 1 17d5 d4 d3 d2 d1 d0 018d6 d5 d4 d3 d2 d1 d0 09

17、0 1 1 1 1 1 1 1预置说明CLKQ0 Q1 Q2 Q3 Q4 Q5 Q6 Q7K1234567.DSRP0Q0P1Q1P2Q2P3Q3DSLCLKS0S1MrU111101TZ4LS1 94AK1K2DSRP0Q0P1Q1P2Q2.P3Q3DSLbCLKS0S1MRU291074LS1 94VCC图 12-3 7 串行/并行转换的具体过程如下： 转换开始前MR端加低电平，使片 执行并行输入工作方式。当第一个 0IIIIIII1514131 215141312L1L?OL4L5L6L7U3A74LS0 0位串行/并行数据转换电路(1)和片两寄存器被清0，此时S1S0= 11,寄存器

18、CLK脉冲到来后，寄存器的输出状态，与此同时S1S0变为01,转换电路变为执行串入右移工作方式，片(1)的DIR端加入。随着 CLK脉冲的依次加入，输出状态的变化如表表 12-2Q0- Q7被预置为 串行输入数据由12-2所示。由表12-2可见，右移操作七次之后，Q7变为0, S1S0变为11,说明串行输入结束。这时，串行输入的数据已经转换成了并行数据，从Q0- Q6端输出。(2)并行串行转换器7位并行/串行并行/串行转换器是指并行输入的数据经转换电路后，转换成串行输出。 转换器电路如图12-4所示。图12-4 7位并行/串行数据转换电路。并行/串行转换器电路中的寄存器清0后，当启动转换负脉冲

19、到来时，由于方式控制S1S0=11,转换电路执行并行输入操作。当第一个 态被预置为D0DID2D3D4D5D6D并行输入数据存入寄存器，同时使得门 输出为0, S1S0变为0I，转换电路开始执行右移串行操作，随着 出状态依次右移，待右移操作七次后， G2输出为高电平1 , S1S0变为11,CLK 脉冲到来后，Q0Q1Q2Q3Q4Q5Q6的犬 G1输出为1，门G2CLK脉冲的依次加入，输 Q0-Q6的状态都为高电平I，门G1输出为低电平， 表示并/串转换结束。3. 环形计数器把移位寄存器的末级触发器的例如，把74LS194的输出端Q3与右移串行输入端 DSR相连接，并将工作模式控制端 接O 1

20、电平，如图12-5所示，就构成4位环形计数器。设初始状态Q输出反馈到它的串行输入端，就可以构成环形计数器。S1, S0Q0Q1Q2Q3=10Q0 则在因此也可作为顺序时钟脉冲作用下 Q0Q1Q2Q的状态变化如图12-6所示，可见它是一个模值为 4的计数器。图 12-5所示电路的各个输出端的输出波形是在时间上有先后顺序的脉冲， 脉冲发生器。图 12-5图 12-6如果将输出Q0与左移串行输入端 DSL相连接，工作模式控制端 S1, SO接1、0电平, 可得到左移工作状态下的环形计数器电路。实验四触发JK触发器的工作原理。D触发器、JK触发器。1 .掌握RS触发器、D触发器、2. 学会正确使用 R

21、S触发器、.实验所用器件和仪表四2输入正与非门74LS00双D触发器74LS74、双JK触发器74LS73双JK触发器74LS73数字逻辑实验箱三.实验内容1用74LS00构成一个RS触发器。/R、/S端接电平开关输出， 变/R、/S的电平，观察并记录 Q /Q的值。2.双D触发器74LS74中一个触发器功能测试。(1 )将CD(复位)、SD (置位)引脚接实验台电平开关输出， 变CD SD的电平，观察并记录 Q /Q的值。(2 )在(1)的基础上，；置CD SD引脚为高电平，(时钟)引脚接单脉冲。在的值，记录下来。(3 )在(1)的基础上，将器同时观察D端和CLK端,Q /Q端接电平指示灯。

22、Q /Q引脚接电平指示灯,D (数据)引脚接电平开关输出,D为高电平和低电平的情况，分别按单脉冲按钮，观察CLKQ /QD引脚接1MHz脉冲源，CLK引脚接10MHz脉冲源。用双踪示波记录波形；同时观察 D端、Q端，记录波形。分析原因。74LS73 引脚 11 是 GND3制定双JK触发器74LS73中一个触发器的功能测试方案。注意: 引脚4是Vcc。四.实验接线图、测试步骤及测试结果1 .实验1的接线图、测试步骤、测试结果R1u 1 : rtK 12 11SEU 1 ： BK2图9-1 RS触发器测试接线图图9-1是RS触发器接线图。图中，K1、K2是电平开关输出，L1、L2是电平指示灯。按

23、 以下步骤测试 RS触发器，并记录：(1) /R=0, /S=1，测得 /Q= ? , Q=?。(2) /R=1 , /S=1，测得 /Q= ? , Q=?。(3) /R=1 , /S=0，测得 /Q= ? , Q=?。（4）/R=1，/S=1，测得 /Q= ？，Q=?o（5）/R=0，/S=0，测得 /Q= ？，Q=?o注意：时序电路的值与测试顺序有关。根据测试结果，验证表9-1所示：RS触发器的真值表是否如表9-1 RS触发器功能表K32Q5L 11 MHZ12fSe9QAK 131/ aLA k p 1 If10MHZ1 1V a in y P 1 If? L- l_ ixaQ-jfeL

24、2p Lr L 他a亠ooK 1寸K2U L : B74L574 1 ： A 74LS74a图9-2 74LS74测试图1图9-2和图9-3是测试D触发器的接线图，平指示灯，AK1是按单脉冲按钮 AK1后产生的宽单脉冲，按以下步骤测试 D触发器，并记录：测得 /Q= ？， Q=?o测得 /Q= ？， Q=?o测得 /Q= ？， Q=?o测得 /Q= ？， Q=?o测得 /Q= ？， Q=?oD=1, CLK接单脉冲，按单脉冲按钮，测得 D=0, CLK接单脉冲，按单脉冲按钮，测得D接1MHz脉冲，CLK接10MHz测出D端、K1、K2、9-3 74LS74 测试图 2K3是电平开关输出，L1、L2是电1MHz 10MHz是时钟脉冲源。（1）CD=0SD=1,（2）CD=1SD=1,（3）CD=1SD=Q（4）CD=1SD=1,（5）CD=0SD=Q（6）CD=1SD=1,（7）CD=1SD=1,（8）CD=1SD=1,所示。/Q= ? , Q=?o/Q= ? , Q=?oQ端波形，其波形应如图9-4R1Li ne电DO DOfU 1 ： A 74L573VK3 IK3图9-4 D触发器D端、Q端波形图(9) 在示波器上同时观察Q