微机接口第11章 总线课件

1、微计算机总线微计算机总线总线出现的背景：总线出现的背景： 计算机部件要具有通用性，适应不同系计算机部件要具有通用性，适应不同系统与不同用户的需求，设计必须模块化。统与不同用户的需求，设计必须模块化。 计算机部件产品计算机部件产品( (模块模块) )供应出现多元化。供应出现多元化。 模块之间的联接关系要标准化，使模块模块之间的联接关系要标准化，使模块具有通用性。具有通用性。 模块设计必须基于一种大多数厂商认可模块设计必须基于一种大多数厂商认可的模块联接关系，即一种总线标准。的模块联接关系，即一种总线标准。总线的标准总线的标准 总线是一类信号线的集合是模块间传输总线是一类信号线的集合是模块间传输信

2、息的公共通道，通过它，计算机各部信息的公共通道，通过它，计算机各部件间可进行各种数据和命令的传送。件间可进行各种数据和命令的传送。 为使不同供应商的产品间能够互换，给为使不同供应商的产品间能够互换，给用户更多的选择，总线的技术规范要标用户更多的选择，总线的技术规范要标准化。准化。 总线的标准制定要经周密考虑，要有严总线的标准制定要经周密考虑，要有严格的规定。格的规定。总线的标准总线的标准 总线标准（技术规范）包括以下几部分：总线标准（技术规范）包括以下几部分：机械结构规范：模块尺寸、总线插头、机械结构规范：模块尺寸、总线插头、总线接插件以及按装尺寸均有统一规定。总线接插件以及按装尺寸均有统一规

3、定。功能规范：总线每条信号线（引脚的名功能规范：总线每条信号线（引脚的名称）、功能以及工作过程要有统一规定。称）、功能以及工作过程要有统一规定。电气规范：总线每条信号线的有效电平、电气规范：总线每条信号线的有效电平、动态转换时间、负载能力等。动态转换时间、负载能力等。总线的发展情况总线的发展情况 S-100S-100总线：产生于总线：产生于19751975年，第一个标准化总年，第一个标准化总线，为微计算机技术发展起到了推动作用。线，为微计算机技术发展起到了推动作用。 IBM-PCIBM-PC个人计算机采用总线结构（个人计算机采用总线结构（Industry Industry Standard A

4、rchitecture, ISA)Standard Architecture, ISA)并成为工业化并成为工业化的标准。先后出现的标准。先后出现8 8位位ISAISA总线、总线、1616位位ISAISA总线总线以及后来兼容厂商推出的以及后来兼容厂商推出的EISAEISA（Extended Extended ISA)32ISA)32位位ISAISA总线。总线。总线的发展情况总线的发展情况 为了适应微处理器性能的提高及为了适应微处理器性能的提高及I/OI/O模块模块更高吞吐率的要求，出现了更高吞吐率的要求，出现了VL-Bus(VESA VL-Bus(VESA Local Bus)Local Bus

5、)和和PCIPCI(Peripheral Component (Peripheral Component Interconnect,PCIInterconnect,PCI）总线。总线。 适合小型化要求的适合小型化要求的PCMCIA(Personal PCMCIA(Personal Computer Memory Card International Computer Memory Card International Association)Association)总线，用于笔记本计算机总线，用于笔记本计算机的功能扩展。的功能扩展。总线的指标总线的指标 计算机主机性能迅速提高计算机主机性能迅速

6、提高, ,各功能模块各功能模块性能也要相应提高性能也要相应提高, ,这对总线性能提出更这对总线性能提出更高的要求。总线主要技术指标有几方面：高的要求。总线主要技术指标有几方面： 总线宽度：一次操作可以传输的数据位总线宽度：一次操作可以传输的数据位数，如数，如S100S100为为8 8位，位，ISAISA为为1616位，位，EISAEISA为为3232位，位，PCI-2PCI-2可达可达6464位。总线宽度不会超位。总线宽度不会超过微处理器外部数据总线的宽度。过微处理器外部数据总线的宽度。总线的指标总线的指标 总数工作频率：总线信号中有一个总数工作频率：总线信号中有一个CLKCLK时时钟，钟，C

7、LKCLK越高每秒钟传输的数据量越大。越高每秒钟传输的数据量越大。ISAISA、EISAEISA为为8MHz8MHz，PCIPCI为为33.3MHz, PCI-233.3MHz, PCI-2可可达达达达66.6MHz66.6MHz。 单个数据传输周期：不同的传输方式，单个数据传输周期：不同的传输方式，每个数据传输所用每个数据传输所用CLKCLK周期数不同。周期数不同。ISAISA要要2 2个，个，PCIPCI用用1 1个个CLKCLK周期。这决定总线周期。这决定总线最高数据传输率。最高数据传输率。5.5. 总线的分类与层次总线的分类与层次 系统总线：是微处理器芯片对外引线信系统总线：是微处理器

8、芯片对外引线信号的延伸或映射，是微处理器与片外存号的延伸或映射，是微处理器与片外存储器及储器及I/0I/0接口传输信息的通路。系统总接口传输信息的通路。系统总线信号按功能可分为三类：线信号按功能可分为三类：地址总线（地址总线（WhereWhere）：指出数据的来源与）：指出数据的来源与去向。地址总线的位数决定了存储空间去向。地址总线的位数决定了存储空间的大小。的大小。5. 5. 总线的分类与层次总线的分类与层次 系统总线：系统总线：数据总线（数据总线（WhatWhat）提供模块间传输数据）提供模块间传输数据的路径，数据总线的位数决定微处理器的路径，数据总线的位数决定微处理器结构的复杂度及总体性

9、能。结构的复杂度及总体性能。控制总线（控制总线（WhenWhen）：提供系统操作所必）：提供系统操作所必需的控制信号，对操作过程进行控制与需的控制信号，对操作过程进行控制与定时。定时。5. 5. 总线的分类与层次总线的分类与层次 扩充总线：亦称设备总线，用于系统扩充总线：亦称设备总线，用于系统I/OI/O扩充。扩充。与系统总线工作频率不同，经接口电路对系统与系统总线工作频率不同，经接口电路对系统总统信号缓冲、变换、隔离，进行不同层次的总统信号缓冲、变换、隔离，进行不同层次的操作操作（ISAISA、EISAEISA、MCA)MCA) 局部总线：扩充总线不能满足高性能设备（图局部总线：扩充总线不能

10、满足高性能设备（图形、视频、网络）接口的要求，在系统总线与形、视频、网络）接口的要求，在系统总线与扩充总线之间插入一层总线。由于它经桥接器扩充总线之间插入一层总线。由于它经桥接器与系统总线直接相连，因此称之为局部总线与系统总线直接相连，因此称之为局部总线（PCIPCI）。）。总线层次结构总线层次结构微处理器 桥与RAM 控制器Cache声音处理声音处理视频接口视频接口LANSCSI扩充总扩充总线接口线接口基本基本I/O 接口接口图形设图形设备接口备接口PCI Local BusISA/EISA Micro channelDRAM6.总线操作总线操作 总线一个操作过程是完成两个模块之间总线一个操

11、作过程是完成两个模块之间传送信息，启动操作过程的是主模块，传送信息，启动操作过程的是主模块，另外一个是从模块。某一时刻总线上只另外一个是从模块。某一时刻总线上只能有一个主模块占用总线。能有一个主模块占用总线。 总线的操作步骤：总线的操作步骤：主模块申请总线控制权，总线控制器进主模块申请总线控制权，总线控制器进行裁决。行裁决。6.总线操作总线操作 总线的操作步骤：总线的操作步骤：主模块得到总线控制权后寻址从模块，主模块得到总线控制权后寻址从模块，从模块确认后进行数据传送。从模块确认后进行数据传送。数据传送的错误检查。数据传送的错误检查。6.总线操作总线操作 总线定时协议：定时协议可保证数据传总线

12、定时协议：定时协议可保证数据传输的双方操作同步，传输正确。定时协输的双方操作同步，传输正确。定时协议有三种类型：议有三种类型：6.总线操作总线操作同步总线定时：总线上的所有模块共用同步总线定时：总线上的所有模块共用同一时钟脉冲进行操作过程的控制。各同一时钟脉冲进行操作过程的控制。各模块的所有动作的产生均在时钟周期的模块的所有动作的产生均在时钟周期的开始，多数动作在一个时钟周期中完成。开始，多数动作在一个时钟周期中完成。异步总线定时：操作的发生由源或目的异步总线定时：操作的发生由源或目的模块的特定信号来确定。总线上一个事模块的特定信号来确定。总线上一个事件发生取决前一事件的发生，双方相互件发生取

13、决前一事件的发生，双方相互提供联络信号。提供联络信号。时钟时钟读读地址地址应答应答数据数据读读地址地址MSYN数据数据SSYN同步总线定时图同步总线定时图异步总线定时图异步总线定时图6.总线操作总线操作 总线定时协议总线定时协议半同步总线定时：总线上各操作的时间半同步总线定时：总线上各操作的时间间隔可以不同，但必须是时钟周期的整间隔可以不同，但必须是时钟周期的整数倍，信号的出现数倍，信号的出现, ,采样与结束仍以公共采样与结束仍以公共时钟为基准。时钟为基准。ISAISA总线采用此定时方法。总线采用此定时方法。6.总线操作总线操作 数据传输类型：分单周方式和突发数据传输类型：分单周方式和突发(b

14、urst)(burst)方式。方式。单周期方式：一个总线周期只传送一个单周期方式：一个总线周期只传送一个数据。数据。地址线地址线地址地址数据线数据线数据数据寻址寻址信息传送信息传送总线占用期间总线占用期间单周期数据传送方式单周期数据传送方式6. .总线操作总线操作 数据传输类型：数据传输类型：突发方式：取得主线控制权后进行多个突发方式：取得主线控制权后进行多个数据的传输。寻址时给出目的地首地址，数据的传输。寻址时给出目的地首地址，访问第一个数据，数据访问第一个数据，数据2 2、3 3到数据到数据n n的地的地址在首地址基础上按一定规则自动寻址址在首地址基础上按一定规则自动寻址（如自动加（如自动

15、加1 1）。）。地址线地址线地址地址无效无效数据线数据线数据数据1数据数据2数据数据3数据数据n寻址寻址总线占用期间总线占用期间信息传送信息传送突发数据传送方式突发数据传送方式7.总线仲裁总线仲裁 基本概念基本概念 总线上可以连接多个主模块，它们均可总线上可以连接多个主模块，它们均可占用总线传送数据。当出现多个主模块占用总线传送数据。当出现多个主模块申请占用总线时，要进行仲裁，将总线申请占用总线时，要进行仲裁，将总线控制权交给一个主模块。总线仲裁的主控制权交给一个主模块。总线仲裁的主要方法有分布式仲裁与集中式仲裁两种要方法有分布式仲裁与集中式仲裁两种方法。方法。7.总线仲裁总线仲裁 菊花链式分

16、布串行总线仲裁：每个主模菊花链式分布串行总线仲裁：每个主模块包含有总线控制逻辑，多个主模块分块包含有总线控制逻辑，多个主模块分享总线。享总线。 所有主模块总线请求所有主模块总线请求“线或线或”在一起，在一起，CPUCPU响应信号级联传播，占用总线的模块响应信号级联传播，占用总线的模块发出忙信号。此方法优先级排定，灵活发出忙信号。此方法优先级排定，灵活性差。性差。总线应答总线应答主设备主设备1主设备主设备2总线请求总线请求忙信号忙信号应答应答 应答应答CPU菊花链式总线菊花链式总线仲裁仲裁7.总线仲裁总线仲裁 集中式并行总线仲裁集中式并行总线仲裁 有一个集中的总线仲裁逻辑，各主模块有一个集中的总

17、线仲裁逻辑，各主模块的请求及响应信号独立。仲裁逻辑进行的请求及响应信号独立。仲裁逻辑进行优先级判断，可有不同的仲裁策略。优先级判断，可有不同的仲裁策略。总线应答总线应答主设备主设备1主设备主设备2总线请求总线请求忙忙CPU集中式并行总线仲裁集中式并行总线仲裁总线请求总线请求1忙信号忙信号总线请求总线请求2总线应答总线应答1总线应答总线应答2总总线线仲仲裁裁逻逻辑辑电电路路:ISAISA总线原理总线原理 ISAISA总线概况总线概况: : ISA ISA总线来源于总线来源于IBM-PCIBM-PC微计算机。开始微计算机。开始时时PCPC机面向个人及办公室，定义了机面向个人及办公室，定义了8 8位

18、的位的ISAISA总线结构，对外公开，成为标准总线结构，对外公开，成为标准（ISO ISAISO ISA标准）。第三方开发出许多标准）。第三方开发出许多ISAISA扩充板卡，推动了扩充板卡，推动了PCPC机的发展。机的发展。19841984年推出年推出IBM-PC/ATIBM-PC/AT系统，系统，ISAISA从从8 8位扩充到位扩充到1616位，地址线从位，地址线从2020条扩充到条扩充到2424条。条。ISAISA总线原理总线原理6262芯芯8 8位基本位基本ISAISA插槽插槽3636芯芯1616位扩充位扩充ISAISA插槽插槽ISAISA总线插槽示意图总线插槽示意图ISA总线引线示意图

19、总线引线示意图总线总线基本基本信号信号 BACK OSC RESET总线总线访问访问信号信号SA19SA0 BALE AEN SMEMR# SMEMW# IOR# IOW#总线控总线控制信号制信号总线总线访问访问信号信号 LA23LA17 SBHE# MEMR# MEME#DACK3#DACK1# T/C总线控总线控制信号制信号 DACK7#DACK5# DACK0# MASTER总线总线访问访问信号信号SD7SD0I/O CHRDYI/OCHCK#NOWS#IRQ7IRQ3DRQ3DRQ1SD15SD8MEMCS16#IOCS16#IRQ15、IRQ14、 DRQ12DRQ9DRQ7DRQ5

20、 DRQ0总线控总线控制信号制信号总线访总线访问信号问信号总线控总线控制信号制信号ISAISA总线原理总线原理 ISAISA总线引线定义：主要信号说明总线引线定义：主要信号说明RESETRESET、BCLKBCLK：复位及总线基本时钟，：复位及总线基本时钟，BLCK=8MHzBLCK=8MHz。SASA1919-SA-SA0 0：存储器及：存储器及I/OI/O空间空间2020位地址，位地址，带锁存。带锁存。LALA2323-LA-LA1717：存储器及：存储器及I/OI/O空间空间2020位地址，位地址，不带锁存。不带锁存。ISAISA总线原理总线原理 ISAISA总线引线定义：主要信号说明总

21、线引线定义：主要信号说明BALEBALE：总线地址锁存，外部锁存器的选：总线地址锁存，外部锁存器的选通。通。AENAEN：地址允许，表明：地址允许，表明CPUCPU让出总线，让出总线，DMADMA开始。开始。SMEMR#SMEMR#、SMEMW#SMEMW#：8 8位位ISAISA存储器读写控存储器读写控制。制。ISAISA总线原理总线原理 ISAISA总线引线定义：主要信号说明总线引线定义：主要信号说明MEMR#MEMR#、MEMW#MEMW#：1616位位ISAISA存储器读写控制。存储器读写控制。SD15-SD0SD15-SD0：数据总线，访问：数据总线，访问8 8位位ISAISA卡时卡

22、时高高8 8位自动传送到位自动传送到SDSD7 7-SD-SD0 0。SBHE#SBHE#：高字节允许，打开：高字节允许，打开SDSD1515-SD-SD8 8数据数据通路。通路。MEMCS16#MEMCS16#、IOCS16#IOCS16#：ISAISA卡发出此信号卡发出此信号确认可以进行确认可以进行1616位传送。位传送。ISAISA总线原理总线原理 ISAISA总线引线定义：主要信号说明总线引线定义：主要信号说明I/OCHRDYI/OCHRDY：ISAISA卡准备好，可控制插入等卡准备好，可控制插入等待周期。待周期。NOWS#NOWS#：不需等待状态，快速：不需等待状态，快速ISAISA

23、发出不发出不用插入等待。用插入等待。I/OCHCK#I/OCHCK#：ISAISA卡奇偶校验错。卡奇偶校验错。IRQIRQ1515、IRQIRQ1414、IRQIRQ1212-IRQ-IRQ9 9、IRQIRQ7 7-IRQ-IRQ3 3： 中断请求。中断请求。ISAISA总线原理总线原理 ISAISA总线引线定义：主要信号说明总线引线定义：主要信号说明DRQDRQ7 7-DRQ-DRQ5 5 、DRQDRQ3 3-DRQ-DRQ0 0： ISAISA卡卡DMADMA请求。请求。DACK7#-DACK5#DACK7#-DACK5#、DACK3#-DACK0#DACK3#-DACK0#：DMAD

24、MA请请求响应。求响应。MASTER#MASTER#：ISAISA主模块确立信号，主模块确立信号，ISAISA发出发出此信号，与主机内此信号，与主机内DMACDMAC配合使配合使ISAISA卡成为卡成为主模块，全部控制总线。主模块，全部控制总线。PCIPCI总线原理总线原理 PCIPCI总线的特点：总线的特点：数据总线数据总线3232位，可扩充到位，可扩充到6464位。位。可进行突发（可进行突发（burst)burst)式传输。式传输。总线操作与处理器总线操作与处理器- -存储器子系统操作并存储器子系统操作并行。行。总线时钟频率总线时钟频率33M33MHZHZ或或66M66MHZHZ，最高传输

25、率，最高传输率可达可达528MB/S528MB/S。PCIPCI总线原理总线原理 PCIPCI总线的特点：总线的特点：中央集中式总线仲裁中央集中式总线仲裁全自动配置、资源分配、全自动配置、资源分配、PCI卡内有设备卡内有设备信息寄存器组为系统提供卡的信息，可实信息寄存器组为系统提供卡的信息，可实现即插即用（现即插即用（PNPPNP）。）。PCIPCI总线规范独立于微处理器，通用性好。总线规范独立于微处理器，通用性好。PCIPCI设备可以完全作为主控设备控制总线。设备可以完全作为主控设备控制总线。PCIPCI总线原理总线原理PCIPCI总线引线：高密度接插件，分基本总线引线：高密度接插件，分基本

26、插座（插座（3232位）及扩充插座（位）及扩充插座（6464位）。位）。PCI总线引线示意图总线引线示意图地址和地址和 数据数据 AD31AD0C/BE#3BE#0 接口控制接口控制 FRAME# TRDY# IRTY# STOP# DEVSEL# IDSEL REQ# GNT# PERR# SERR# CLK RST#64位扩充位扩充PAR64REQ64#ACK64#INTA#INTB#INTC#INTD#TD1TD0TCKTMSTRST#出错出错仲裁仲裁系统系统AD63AD32C/BE#7BE#4LOCK#接口控制接口控制中断中断JTAG PARPCI卡卡PCIPCI总线原理总线原理PCI

27、PCI配置空间：配置空间：PCIPCI设备内有一个设备内有一个256B256B的的配置存储器，为系统提供本设备的信息配置存储器，为系统提供本设备的信息及申请系统存储空间所必需的参数。及申请系统存储空间所必需的参数。 PCIPCI主要设备信息：主要设备信息： 制造商标识（制造商标识（Vendor IDVendor ID）：）：PCIPCI组织分组织分配给厂家。配给厂家。a)a) 设备标识（设备标识（Device IDDevice ID）：按产品分类）：按产品分类给本卡的编号。给本卡的编号。PCIPCI总线原理总线原理PCIPCI配置空间：配置空间：分类码分类码(Class Code):(Clas

28、s Code):本卡功能的分类码，本卡功能的分类码，如图卡、显示卡、解压卡等。如图卡、显示卡、解压卡等。c)c) 申请存储器空间：申请存储器空间：PCIPCI卡内有存储器、以存储卡内有存储器、以存储器编址的寄存器和器编址的寄存器和I/OI/O空间，为使驱动程序和空间，为使驱动程序和应用程序能访问它们，需申请一段存储区域应用程序能访问它们，需申请一段存储区域将它们定位。配置空间的基地址寄存器是专将它们定位。配置空间的基地址寄存器是专门用于申请存储器空间的。门用于申请存储器空间的。PCIPCI总线原理总线原理 PCIPCI配置空间：配置空间：申请申请I/OI/O空间：配置空间的基地址寄存器空间：配

29、置空间的基地址寄存器也用来进行系统也用来进行系统I/OI/O空间的申请。空间的申请。中断资源申请：配置空间中的中断引脚中断资源申请：配置空间中的中断引脚和中断线用来向系统申请中断资源。和中断线用来向系统申请中断资源。PCI配置空间分配配置空间分配311615000H04H08H0CH10H14H18H1CH20H24H28H2CH30H34H38H3CH 设备标识设备标识 制造商标识制造商标识 状态状态 命令命令修正标志修正标志分类码分类码BIST头类型头类型延迟定时器延迟定时器 行大小行大小基地址寄存器基地址寄存器卡总线卡总线CIS指针指针子系统标识子系统标识子系统制造商标识子系统制造商标识

30、扩展扩展ROM基地址基地址保留保留 Reserved容量指针容量指针保留保留 Reserved中断线中断线中断引脚中断引脚Max_LatMax_Gntx x1 12 2C CL LK KF FR RA AM ME E# #I IR RD DY Y# #C C/ /B BE E# #A AD DT TR RD DY Y# #D DE EV VS SE EL L# #P PA AR R( (单单一一读读操操作作) )3 3x xB BE EC CA AD DP PA AP PD D9. PCI9. PCI总线原理总线原理 PCIPCI总线访问：以读操作为例。总线访问：以读操作为例。 PCIPCI总

31、线是半同步方式操作，信号是否有总线是半同步方式操作，信号是否有效由时钟效由时钟CLKCLK的上升边采样来确定。的上升边采样来确定。主设备启动总线周期：首先发出主设备启动总线周期：首先发出FRAME#FRAME#信号，表明一次访问（总线周期）开始，信号，表明一次访问（总线周期）开始，地址及操作命令字信号出现在地址及操作命令字信号出现在ADAD与与C/BE#C/BE#线上。线上。9. PCI9. PCI总线原理总线原理 PCIPCI总线访问：以读操作为例。总线访问：以读操作为例。从设备响应：对地址和命令字译码后通从设备响应：对地址和命令字译码后通过发出过发出DEVSEL#DEVSEL#有效信号进行

32、响应，通知有效信号进行响应，通知主设备，从设备已经被选中。主设备，从设备已经被选中。数据读取：主设备与从设备都准备好即数据读取：主设备与从设备都准备好即IRDY#IRDY#及及TRDY#TRDY#均有效，主设备将数据取均有效，主设备将数据取走。走。9. PCI9. PCI总线原理总线原理PCIPCI总线访问：总线访问： 多数据传送周期：多数据传送周期：PCIPCI支持突发访问方式。支持突发访问方式。主模块占用一次总线可实现多个周期的主模块占用一次总线可实现多个周期的数据访问。数据访问。第一数据地址由地址周期给出。第一数据地址由地址周期给出。a)a) 以后地址在此基础上按以后地址在此基础上按AD1AD1、AD0AD0的编码的编码规定变化，如规定变化，如AD1AD1、AD0AD0为为 00 00 时地址线时地址线性增加（每次加性增加（每次加4 4）。）。9. PCI9. PCI总线原理总线原理PCIPCI总线访问：总线访问： 错误校验及报告：错误校验及报告：PCIPCI总线对总线对ADAD线的有效信息都进行奇偶线的有效信息都进行奇偶校验操作。校验操作。PARPAR为校验位，发送方为为校验位，发送方为ADAD与与C/BE#C/BE#线（共线（共3636位）配好校验值。位）配好校验值。a)a) 接收方在地址周期用接收