第6章 中断系统控制器技术

1、第6章中断系统控制器技术引入：中断，是指CPU在执行正常程序时，为处理一些紧急发生的情况，暂时中止当前程序，转而对该紧急事件进行处理，并在处理完后返回正常程序的过程。本章知识要点1、 中断原理与中断结构2、 中断响应与中断处理3、 中断控制器技术6.1 中断原理与中断结构 非预料事件非预料事件是指事件发生的时间无法预知，即中断源何时产生中断不确定，是随机的。中断源产生中断的随机性，使中断服务程序的执行也具有随机性，即何时执行中断服务程序不是在程序中安排好的。 中断系统ü 中断系统是微机中实现中断功能的各种软、硬件的总称ü 中断系统一般包括CPU内部相应的中断逻辑、接口中的中

2、断控制电路及各类中断服务子程序一、中断系统相关概念1、 中断源：引起中断的原因，或能够发出中断请求信号的外设2、 中断类型号：处理器对各类中断的中断源进行的统一编号N，N的取值范围是0255 外部中断 可屏蔽中断（INTR） （硬件中断） 不可屏蔽中断（NMI）中断分类 内部中断 执行指令所引起的 （软件中断）3、 中断向量：中断向量即中断服务子程序的入口地址，也就是中断服务子程序的第一条指令的地址在存储器中的存放位置4、 中断向量表：中断向量构成的表格，位于存储器的最低地址单元5、 中断优先级：在系统中多个中断源可能同时提出中断请求时，需要按中断的轻重缓急给每个中断源指定一个优先级别mov

3、ax,0add ax,dxmov di,ax.push axIRETCPU在执行此指令时，某中断源发申请中断;CPU在执行完该指令后，转去执行中断子程1000：150H地址1000：150H为断点图6-1 断点概念6、 断点:是指CPU执行的现行程序被中断时的下一条指令的地址，又称断点地址，如图6-2所示7、 中断现场:是指CPU转去执行中断服务程序前的运行状态，包括CPU内部各寄存器、断点地址等。8、 中断嵌套：当CPU正在进行某一级别中断源的中断处理时，若有更高级别的新中断源发出请求，且新中断源满足响应条件，则CPU应中止当前的中断服务程序，保护此程序的断点和现场，转而响应高级中断。这种多

4、级（重）中断的处理方式称为“嵌套”。中断服务程序2中断服务程序1CPU执行流程非预料事件1非预料事件2图6-2 中断嵌套过程示意图中断嵌套必须具备的几个条件Ø 正处于响应状态的中断服务程序中，应开放总中断（IF位置1）Ø 新中断应具有比原中断有高的优先级；同级或低级均不能嵌套Ø 为保护各级中断服务程序的数据不被破坏，所有服务程序中均应有保护现场、恢复现场的指令Ø 每个中断服务程序末尾必须有IRET指令以示结束，从而返回被中断的程序地址处9、 中断屏蔽：在某些情况下，CPU可能不对中断请求信号作出响应或处理，这就是中断屏蔽。10、 屏蔽情况Ø 中

5、断屏蔽标志IFØ 接口电路中的中断屏蔽寄存器Ø 系统在处理优先级别较高的中断请求时，不会理睬后来的级别较低的中断请求 。中断处理过程 u 中断检测 ü CPU内部硬件自动完成 u 中断响应ü CPU内部硬件自动完成 u 中断服务 中断服务是根据用户自行编制的指令顺序完成各项操作的。二、 中断传送方式 （1）为什么要采用中断传送方式 从查询式的传输过程可以看出，它的优点是硬件开销小，使用起来比较简单。但在此方式下，CPU要不断地查询外设的状态，当外设未准备好时，CPU就只能循环等待，不能执行其它程序，这样就浪费了CPU的大量时间，降低了主机的利用率。图6-

6、3中断方式原理图为了解决这个矛盾，我们提出了中断传送方式：即当CPU进行主程序操作时，外设的数据已存入输入端口的数据寄存器；或端口的数据输出寄存器已空，由外设通过接口电路向CPU发出中断请求信号，CPU在满足一定的条件下，暂停执行当前正在执行的主程序，转入执行相应能够进行输入/输出操作的子程序，待输入/输出操作执行完毕之后CPU即返回继续执行原来被中断的主程序。这样CPU就避免了把大量时间耗费在等待、查询状态信号的操作上，使其工作效率得以大大地提高。能够向CPU发出中断请求的设备或事件称为中断源。微机系统引入中断机制后，使CPU与外设（甚至多个外设）处于并行工作状态，便于实现信息的实时处理和系

7、统的故障处理。（2）中断方式下的接口电路 图6-4 中断方式下的接口电路中断方式提高了CPU的工作效率，但是它同时也提高了系统的硬件开销。因为系统需增加含有中断功能接口电路，用来产生中断请求信号。以输入方式为例，接口电路如图6-4所示。数据输入的过程：当外设发STB数据入锁存器，中断请求触发器置1若没有屏蔽则产生INTRCPU满足条件（允许中断；指令执行完）发（进入中断服务子程序）读数据，发，和地址清中断请求触发器，数据送D0D7。（输出过程请自己思考）（3）中断优先级问题的提出：当系统中有多个设备提出中断请求时，就有一个该响应谁的问题，也就是一个优先级的问题，解决优先级的问题一般可有三种方法

8、：软件查询法、简单硬件方法及专用硬件方法。下面分别介绍：软件查询法图6-5 软件查询方式只需有简单的硬件电路，如将A、B、C三台设备的中断请求信号“或”后作为系统INTR，这时，A、B、C三台设备中只要至少有一台设备提出中断请求，都可以向CPU发中断请求。进入中断服务子程序后，再用软件查询的方式分别对不同的设备的服务，查询程序的设计思想同查询式，查询的前后顺序就给出了设备的优先级，框图如图6-5所示。简单硬件方法以链式中断优先权排队电路为例，图6-6 软件查询方式基本设计思想：将所有的设备连成一条链，靠近CPU的设备优先级最高，越远的设备优先级别越低，则发出中断响应信号，若级别高的设备发出了中

9、断请求，在它接到中断响应信号的同时，封锁其后的较低级设备使得它们的中断请求不能响应，只有等它的中断服务结束以后才开放，允许为低级的设备服务。如图6-6所示。专用硬件方式采用可编程的中断控制器芯片，如Intel8259A。有了中断控制器以后，CPU的INTR和引脚不再与接口直接相连，而是与中断控制器相连，外设的中断请求信号通过IR0IR7进入中断控制器，经优先级管理逻辑确认为级别最高的那个请求的类型号会经过中断类型寄存器在当前中断服务寄存器的某位上置1，并向CPU发INTR请求，CPU发出信号后，中断控制器将中断类型码送出。在整个过程中，优先级较低的中断请求都受到阻塞，直到较高级的中断服务完毕之

10、后，当前服务寄存器的对应位清0，较低图6-7中断控制器的系统连接级的中断请求才有可能被响应。电路如图6-7所示。利用中断控制器可以通过编程来设置或改变其工作方式，使用起来方便灵活。（4）中断响应图6-8中断服务子程序 中断源向CPU发出中断请求，若优先级别最高，CPU在满足一定的条件下，可以中断当前程序的运行，保护好被中断的主程序的断点及现场信息。然后，根据中断源提供的信息，找到中断服务子程序的入口地址，转去执行新的程序段，这就是中断响应。注意：CPU响应中断是有条件的，如内部允许中断、中断未被屏蔽、当前指令执行完等。（5）中断服务子程序CPU响应中断以后，就会中止当前的程序，转去执行一个中断

11、服务子程序，以完成为相应设备的服务。中断服务子程序的一般结构如图6-8所示。保护现场（由一系列的PUSH指令完成）。目的是为了保护那些与主程序中有冲突的寄存器，(如AX，BX，CX等)，如果中断服务子程序中所使用的寄存器与主程序中所使用的寄存器等没有冲突的话，这一步骤可以省略。 开中断（由STI指令实现）。目的是为了能实现中断的嵌套。 中断服务 恢复现场（由一系列的POP指令完成）。是与保护现场对应的，但要注意数据恢复的次序，以免混乱。 返回（使用中断返回指令IRET）。不能使用一般的子程序返回指令RET，因为IRET指令除了能恢复断点地址外，还能恢复中断响应时的标志寄存器的值，而这后一个动作

12、是RET指令不能完成的。中断的工作过程可分为五大步骤：即中断请求、中断判优、中断响应、中断服务和中断返回。 三、 DMA传送方式利用中断进行信息传送，可以大大提高CPU的利用率，但是其传送过程必须由CPU进行监控。每次中断，CPU都必须进行断点及现场信息的保护和恢复操作，这些都是一些额外的操作，会占用一定的CPU时间。如果需要在内存的不同区域之间，或者在内存与外设端口之间进行大量信息快速传送的话，用查询或中断方式均不能满足速度上的要求，这时应采用直接数据通道传送，即DMA数据传送方式。DMA（Direct Memory Access）意为直接数据传送，它是在内存的不同区域之间，或者在内存与外设

13、端口之间直接进行数据传送，而不经过CPU中转的一种数据传送方式，可以大大提高信息的传送速度。DMA方式传送的主要步骤 （见图6-9）图6-9 DMA的工作流程图外设准备就绪时，向DMA控制器发DMA请求，DMA控制器接到此信号后，向CPU发DMA请求；CPU接到HOLD请求后，如果条件允许（一个总线操作结束），则发出HLDA信号作为响应，同时，放弃对总线的控制；DMA控制器取得总线控制权后，往地址总线发送地址信号，每传送1个字节，就会自动修改地址寄存器的内容，以指向下一个要传送的字节；每传送一个字节，字节计数器的值减1，当减到0时，DMA过程结束；DMA控制器向CPU发结束信号，将总线控制权交

14、回CPU。DMA传送控制方式，解决了在内存的不同区域之间，或者内存与外设之间大量数据的快速传送问题，代价是需要增加专门的硬件控制电路，称为DMA控制器，其复杂程度与CPU相当。习题与思考：1 CPU与外设之间的数据传输控制方式有哪几种？何谓程序控制方式？它有哪两种 基本方式？请分别用流程图的形式描述出来。2 试从程序转移的角度比较中断控制与子程序调用这两种处理过程，它们有哪些根本 区别？又有哪些相似之处？3 用查询式将DATA开始的存贮区的100个字节数据在FCH端口输出，完成程序， 状态端口地址为：FFH。4什么是接口？什么是端口？在8086/8088微机系统中，CPU是如何实现端口寻址的？

15、5简述链式中断优先级排队电路的工作过程？6中断处理的主要步骤有哪些？试说明每一步的主要动作。6.2 8086/8088中断响应与中断处理引入：微机主机与外部设备之间的数据传送控制方式，中断的概念及处理过程。重点： 8086/8088中断系统。6.2.1 8086/8088中断系统一、中断分类及中断类型码中断源：引起中断的原因或发出中断请求的设备称为中断源。1 中断的分类共分为两类：硬件中断和软件中断硬件中断：即通过外部的硬件产生的中断，如打印机、键盘等，有时也称为外部中断。硬件中断又可分为两类：可屏蔽中断和不可屏蔽中断。不可屏蔽中断：由NMI引脚引入，它不受中断允许标志的影响，每个系统中仅允许

16、有一个，都是用来处理紧急情况的，如掉电处理。这种中断一旦发生，系统会立即响应；可屏蔽中断：由INTR引脚引入，它受中断允许标志的影响，也就是说，只有当IF1时，可屏蔽中断才能进入，反之则不允许进入，可屏蔽中断可有多个，一般是通过优先级排队，从多个中断源中选出一个进行处理。软件中断（内部中断）：即根据某条指令或者对标志寄存器中某个标志的设置而产生，它与硬件电路无关，常见的如除数为0，或用INT n指令产生。溢出中断由INT0指令引起断点中断由INT3指令引起单步由标志TF引起 不对应指令除0由计算结果引起不对应指令2 中断类型码：8086/8088为每个中断源分配了一个中断类型码，其取值范围为0

17、255，即可处理56种中断。其中包括软件中断，系统占用的中断以及开放给用户使用的中断。二、中断向量和中断向量表系统处理中断的方法很多，处理中断的步骤中最主要的一步就是如何根据不同的中断源进入相应的中断服务子程序，目前用的最多的就是向量式中断。中断向量：把各个中断服务子程序的入口都称为一个中断向量；中断向量表：将这些中断向量按一定的规律排列成一个表，就是所谓的中断向量表，当中断源发出中断请求时，即可查找该表，找出其中断向量，就可转入相应的中断服务子程序。8086/8088中断系统中的中断向量表是位于0段的03FFFH的存贮区内，每个中断向量占四个单元，其中前两个单元存放中断处理子程序的入口地址的

18、偏移量（IP），低位在前，高位在后；后两个单元存放中断处理子程序入口地址的段地址（CS），也是低位在前，高位在后，整个中断向量的排列是按中断类型号进行的。见P图5-14。图示给出了中断类型码与中断向量所在位置之间的对应关系。其中00H04H为专用中断，05H3FH为系统保留中断，用户一般是不能对它们定义的（这里面有一些为固定的用途，如INT21H即为MSDOS 图6-11的系统调用），40FF为用户定义的中断。00H04H系统专用10H1FHBIOS用40HFFH用户用08H0FH硬件中断20H3FHDOS用中断类型号4即可计算某个中断类型的中断向量在整个中断向量表中的位置。如类型号为20H，

19、则中断向量的存放位置为20H480H，（设中断服务子程序的入口地址为4030：2010，则在0000：0080H0000：0083H中就应顺序放入10H、20H、30H、40H。当系统响应20H号中断时，会自动查找中断向量，找出对应的中断向量装入CS、IP，即转入该中断服务子程序。三、中断响应过程与时序8086/8088对软件中断和硬件中断响应的过程是不同的，这是由于软件中断和硬件中断所产生的原因不同，下面主要讨论硬件中断的情况。1 硬件中断的响应过程硬件中断指的是由NMI引脚进入的非屏蔽中断或由INTR引脚进入的可屏蔽中断。下面以可屏蔽中断为例。CPU在INTR引脚上接到一个中断请求信号，如

20、果此时IF1，CPU就会在当前指令执行完以后开始响应外部的中断请求，这时，CPU在引脚连续发两个负脉冲，外设在接到第二个负脉冲以后，在数据线上发送中断类型码，接到这个中断类型码后，CPU做如下动作：将中断类型码放入暂存器保存；将标志寄存器内容压入堆栈，以保护中断时的状态；将IF和TF标志清0，目的是防止在中断响应的同时又来别的中断，而将TF清0是为了防止CPU以单步方式执行中断处理子程序。这时要特别提醒，因为CPU在中断响应时自动关闭了IF标志，因此用户如要进行中断嵌套时，必须在自己的中断处理子程序中用开中断指令来重新设置IF；保护断点，断点指的是在响应中断时，主程序当前指令下面的一条指令的地

21、址。因此保护断点的动作就是将当前的IP和CS的内容入栈，保护断点是为了以后正确地返回主程序；根据取到的中断类型码，在中断向量表中找出相应的中断向量，将其装入IP和CS，即呆自动转向中断服务子程序。对NMI进入的中断请求，由于其类型码固定为2，因此CPU不用从外设读取类型码，也不需计算中断向量表的地址，只要将中断向量表中0000：0008H0000：000BH单元内容分别装入IP和CS即可。图5-15给出了8086/8088中断响应过程的流程图，对这个图我们做几点说明：8086/8088除软件中断外，内部“非屏蔽中断”、“可屏蔽中断”均设立有优先级，其中内中（除单步外）即0、1、3、4号中断的优

22、先级高于非屏蔽中断，非屏蔽中断高于可屏蔽中断，单步中断优先级最低；只有在可屏蔽中断的情况下才判IF1？，才取中断类型码，其余的没有这个动作。关于单步中断，它是每执行一条指令中断一次，显示出当时各寄存器的内容，供用户参考，当进入单步中断响应时，CPU自动清除了TF，在中断返回后，由于恢复了响应时的标志寄存器的值，因此TF1，执行完一条指令后又进入单步中断，直到程序将TF改为0为止。关于中断的嵌套，NMI总是可以响应的，若在中断处理子程序中设立了开中断指令，INTR的请求也能响应。图6-12中断响应流程图弹出IP、CS、标志，返回断点的动作由IRET指令完成。有些情况下，即使条件满足，CPU也不能

23、马上响应中断，必须执行完下一条指令（而不是当前指令）才行。² 正好执行LOCK指令；² 执行往SS寄存器赋值的传送指令，因为一般要求连续用两条指令对SS和SP寄存器赋值，以保证堆栈指针的正确性。当遇到等待指令或串操作指令时，允许在指令执行的过程中进入中断。这时需注意在中断处理子程序中保护现场，以保证中断返回后能继续正确地执行这些指令。2 硬件中断的时序图6-138086/8088中断响应总线周期要求INTR信号是一个高电平信号，并且维持2个T，因为CPU是在一条指令的最后一个T采样INTR，进入中断响应后，它在第一个总线周期的T1仍需采样INTR。当8086工作在最小模式时

24、，从发出中断响应信号，而在最大模式进，则是通过、的组合完成。第一个总线周期用来通知外设，CPU准备响应中断，第二个总线周期，接收外设发回的中断类型码，该类型码必须通过16位数据总线的低8位传送。在中断响应总线周期，为低，数据/地址线浮空，和地址/状态线均浮空，中间的三个空闲周期也可为两个或没有（8088）。3 软件中断即通过中断指令来使CPU执行中断处理子程序的方法，特点如下：中断类型码由指令提供，不需执行中断响应总线周期，也不受IF标志的影响。正在执行软件中断时，若来NMI，则立即响应，若来可屏蔽中断，只要条件允许（如IF1，当前指令执行完）也可响应。软件中断，由于其处理程序是定位装配的（中

25、断向量表），又可方便地用INT n指令调用，因此在使用中和一般的子程序没有两样，并且原则上是0255种类型均可使用。习题与思考：1何谓中断优先级，它对于实时控制有什么意义？8086/8088CPU系统中，NMI与INTR哪个优先级高？2试结合8086/8088的INTR中断响应过程，说明向量中断的基本概念和处理方法。3在中断响应总线周期中，第一个脉冲向外部电路说明什么？第二个脉冲呢？4中断向量表的功能是什么？已知中断类型码分别是84H和FAH，它们的中断向量应放在中断向量表的什么位置？ 6.3 中断控制器Intel8259A引入：中断的基本概念及处理过程，8086/8088中断系统。重点：中断

26、控制器Intel8259A的性能概述，内、外部结构，工作过程，工作方式等。 Intel 8259A是8088/8086微机系统的中断控制器件，它具有对外设中断源进行管理，并向CPU转达中断请求的能力。 8259A的性能概述 1、具有8级中断优先控制，通过级连可以扩展至64级优先权控制 2、每一级中断都可以通过初始设置为允许或屏蔽状态 3、8259A的工作方式，可以通过变成设置，因此，使用非常灵活 4、8259A采用NMOS制造工艺，只需要单一的+5V电源 8259A的内部结构和工作原理下面，我们来讨论8259A的内部结构，并进而分析它的工作原理,8259A的内部结构如图6-14所示，它主要由下

27、列主要部分组成：1.数据总线缓冲器：它是8259A与系统数据总线的接口，是8位双向三态缓冲器。CPU与8259A之间的控制命令信息、状态信息以及中断类型信息，都是通过该缓冲器传送的。2.读/写控制逻辑：CPU通过它实现对8259A的读/写操作。3.级连缓冲器：用以实现8259A芯片之间的级连，使得中断源可以由8级扩展至64级。4.控制逻辑电路：对整个芯片内部各部件的工作进行协调和控制。5.中断请求寄存器IRR：8位，用以分别保存8个中断请求信号，当相应的中断请求输入引脚有中断请求时，该寄存器的相应位置1。6.中断屏蔽寄存器IMR：8位，相应位用以对8个中断源的中断请求信号进行屏蔽控制。当其中某

28、位置”0”时，则相应的中断请求可以向CPU提出；否则，相应的中断请求被屏蔽，即不允许向CPU提出中断请求。该寄存器的内容为8259A的操作命令字OCW1，可以由程序设置或改变。图6-148259A的内部结构7.中断服务寄存器ISR：8位，当CPU正在处理某个中断源的中断请求时，ISR寄存器中的相应位置1。8.优先级比较器：用以比较正在处理的中断和刚刚进入的中断请求之间的优先级别，以决定是否产生多重中断或中断嵌套。 8259A的外部引脚 8259A是具有28个引脚的集成电路芯片，这28个引脚分别是： 1、D7-D0：双向数据输入/输出引脚，用以与CPU进行信息交换。 2、IR7-IR0：8级中断

29、请求信号输入引脚，规定的优先级为IR0IR1IR7，当有多片8259A形成级连时，从片的INT与主片的IRi相连。 3、INT：中断请求信号输出引脚，高电平有效，用以向CPU发中断请求，应接在CPU的INTR输入端。 4、：中断响应应答信号输入引脚，低电平有效，在CPU发出第二个时，8259A将其中最高级别的中断请求的中断类型码送出；应接在CPU的中断应答信号输出端。 5、：读控制信号输入引脚，低电平有效，实现对8259A内部有关寄存器内容的读操作。 6、 ：写控制信号输入引脚，低电平有效，实现对8259A内部有关寄存器的写操作。 7、 ：片选信号输入引脚，低电平有效，一般由系统地址总线的高位

30、，经译码后形成，决定了8259A的端口地址范围。 8、 A0：8259A两组内部寄存器的选择信号输入引脚，决定8259A的端口地址。 A00ICW1、OCW2、OCW3； A01 ICW2ICW4、OCW19、 CAS2-CAS0：级连信号引脚，当8259A为主片时，为输出；否则为输入，与信号配合，实现芯片的级连，这三个引脚信号的不同组合000111，刚好对应于8个从片。10、 ：为级连管理信号输入引脚，在非缓冲方式下，若8259A在系统中作从片使用，则；否则；在缓冲方式下，用作8259A外部数据总线缓冲器的启动信号。11、 +5V、GND：电源和接地引脚 8259A的工作过程1、当有一条或若

31、干条中断请求输入（IR7-IR0）有效时，则使中断请求寄存器的IRR的相应位置位。2、若CPU处于开中断状态，则在当前指令执行完之后，响应中断，并且从发应答信号（两个连续的负脉冲）。3、第一个负脉冲到达时，IRR的锁存功能失效，对于IR7-IR0上发来的中断请求信号不予理睬。4、使正服务寄存器ISR的相应位置1，以便为中断优先级比较器的工作做好准备。5、使寄存器的相应位复位，即清除中断请求。6、第二个负脉冲到达时，将中断类型寄存器中的内容ICW2，送到数据总线的D7-D0上，CPU以此作为相应中断的类型码。7、若ICW4中的中断结束位为1，那么，第二个负脉冲结束时，8259A将ISR寄存器的相

32、应位清零。否则，直至中断服务程序执行完毕，才能通过输出操作命令字EOI，使该位复位。 8259A的工作方式 8259A有多种工作方式，这些工作方式，可以通过编程设置或改变。下面，我们进行分类介绍。1、优先权的管理方式(1) 全嵌套方式这是8259A默认的优先权设置方式，在全嵌套方式下，8259A所管理的8级中断优先权是固定不变的，其中IR0的中断优先级最高，IR7的中断优先级最低。CPU响应中断后，请求中断的中断源中，优先级最高的中断源，在中断服务寄存器ISR中的相应位置位，而且把它的中断矢量送至系统数据总线，在此中断源的中断服务完成之前，与它同级或优先级低的中断源的中断请求被屏蔽，只有优先级

33、比它高的中断源的中断请求才是运算的，从而出现中断嵌套。(2) 特殊全嵌套方式 特殊全嵌套方式与全嵌套方式基本相同，所不同的是，当CPU处理某一级中断时，如果有同级中断请求，那么CPU也会作出响应，从而形成了对同一级中断的特殊嵌套。特殊全嵌套方式通常应用在有8259A级连的系统中，在这种情况下，对主8259A编程时，通常使它工作在特殊全嵌套方式下。这样，一方面，CPU对于优先级别较高的主片的中断输入是允许的，另一方面，CPU对于来自同一从片的优先级别较高（但对于主片来讲，优先级别是相同的）的中断也是允许、能够响应的。(3) 优先级自动循环方式在实际应用中，中断源优先级的情况是比较复杂的，要求8级

34、中断的优先级在系统工作过程中，可以动态改变。即一个中断源的中断请求被响应之后，其优先级自动降为最低。系统启动时，8级中断优先级默认为IR0IR7，这时，刚好IR4发出了中断请求，CPU响应之后，若8259A工作在优先级自动循环方式下，则中断优先级自动变为IR5、IR6、IR7、IR0、IR1、IR2、IR3、IR4。(4) 优先级特殊循环方式优先级特殊循环方式与自动循环方式相比，只有一点不同，即初始化的优先级是由程序控制的，而不是默认的IR0IR7。2、中断源的屏蔽方式CPU对于8259A提出的中断请求，都可以加以屏蔽控制，屏蔽控制有下列几种方式：(1) 普通屏蔽方式：8259A的每个中断请求

35、输入，都要受到屏蔽寄存器中相应位的控制。若相应位为“1”，则中断请求不能送CPU。屏蔽是通过对屏蔽寄存器IMR的编程（操作命令字OCW1），来加以设置和改变的。(2) 特殊屏蔽方式：有些场合下，希望一个中断服务程序的运行过程中，能动态地改变系统中的中断优先级结构，即在中断处理的一部分，禁止低级中断，而在中断处理的另一部分，又能够允许低级中断，于是引入了对中断的特殊屏蔽方式。设置了特殊屏蔽方式后，用OCW1对屏蔽寄存器中的某一位复位时，同时也会是中断服务寄存器ISR中的相应位复位，这样就不只屏蔽了正在处理的等级中断，而且真正开放了其它优先级别叫低的中断请求。特殊屏蔽是在中断处理程序中使用的，用了

36、这种方式之后，尽管系统正在处理高级中断，但对外界来讲，只有同级中断被屏蔽，而允许其它任何级别的中断请求。3、结束中断处理的方式按照对中断结束（复位中断响应寄存器ISR中相应位）的不同处理，8259A有两种工作方式，即自动结束方式（AEI）和非自动结束方式。而非自动结束方式又可进一步分为一般的中断结束方式和特殊的中断结束方式。(1) 中断自动结束方式这种方式仅适用于只有单片8259A的场合，在这种方式下，系统一旦响应中断，那么CPU在发第二个INTA脉冲时，就会使中断响应寄存器ISR中相应位复位，这样一来，虽然系统在进行中断处理，但对于8259A来讲，ISR没有相应的指示，就象中断处理结束，返回

37、主程序之后一样。CPU可以再次响应任何级别的中断请求。(2) 一般的中断结束方式一般的中断结束方式适用用在全嵌套的情况下，当CPU用输出指令向8259A发一般中断中断结束命令OCW2时，8259A才会使中断响应寄存器ISR中优先级别最高的位复位。(3) 特殊的中断结束方式在特殊全嵌套模式下，系统无法确定哪一级中断为最后相应和处理的中断，也就是说，CPU无法确定当前所处理的是哪级中断，这时就要采用特殊的中断结束方式。特殊的中断结束方式是指在CPU结束中断处理之后，向8259A发送一个特殊的EOI中断结束命令，这个特殊的中断结束EOI命令，明确指出了中断响应寄存器ISR中需要复位的位。这里，我们还

38、要指出一点，在级联方式下，一般不用自动中断结束方式，而需要用非自动结束中断方式，一个中断处理程序结束时，都必须发两个中断结束EOI命令，一个发往主片，一个发往从片。4、系统总线的连接方式 按照8259A与系统总线的连接方式来分，有下列两种方式：(1) 缓冲方式在多片8259A级连的大系统中，8259A通过外部总线驱动器和数据总线相连，这就是缓冲方式。在缓冲方式下，8259的输出信号作为缓冲器的启动信号，用来启动总线驱动器，在8259A与CPU之间进行信息交换。(2) 非缓冲方式当系统中只有一片或几片8259A芯片时，可以将数据总线直接与系统数据总线相连，这时8259A处于非缓冲方式下。在这种方

39、式下，8259A的作为输入端设置，主片应接高电平，从片应接低电平。5、引入中断请求的方式 按照引入中断请求的方式，8259A有下列几种工作方式： (1) 边沿触发方式 8259A将中断请求输入端出现的上升沿，作为中断请求信号，上升沿后 相应引脚，可以一直保持高电平。 (2) 电平触发方式 8259A将中断请求输入端出现的高电平作为中断请求信号，在这种方式下，必须注意：中断响应之后，高电平必须及时撤除，否则，在CPU响应中断，开中断之后，会引起第二次不应该有的中断。(3) 中断查询方式当系统中的中断源很多，超过64个时，则可以使8259A工作在查询方式下，中断查询方式的特点是： 中断源仍往825

40、9A发中断请求，但8259A却不使用INT信号向CPU发中断请求信号。 CPU内部的中断允许标志复位，所以CPU对INT引脚上出现的中断请求呈禁止状态。 CPU 用软件查询的方法来确定中断源，从而实现对设备的中断服务，可见，中断查询方式，既有中断的特点，又有查询的特点，从外设的角度来看，是靠中断的方式来请求服务，但从CPU的角度来看，是用查询方式来确定发中断请求的中断源。查询是通过CPU向8259A发查询命令来实现的，查询命令字由OCW3构成的，其格式如下：D7 。 。 。 D3 D2 D1 D0X 0 0 0 1 1 0 0其中D2=1，是查询命令的特征位。8259A在接到CPU发来的上述格

41、式的查询命令之后，立即组成状态字，等待CPU来读取，状态字的格式如下： D7 。 。 。 D3 D2 D1 D0 I X X X X W2 W1 W0若I=0，则表示该8259A芯片没有中断请求，若I=1，则表示有中断请求，W2、W1、W0即为本片中中断请求优先级别最高的中断源的编码。 习题与思考：1 试说明8259A芯片的可编程序性？8259A芯片的编程有哪两种类型？2 8259A芯片是如何实现对8级中断进行管理的？又是如何级联实现对64级中断管理的？3 在8259A级联工作的情况下，主片的CAS0CAS2与从片的CAS0CAS2的作用有何 不同？4 试结合8086/8088的INTR中断响

42、应过程，说明向量中断的基本概念和处理方法。5在采用8259A作为中断控制器的系统中，由IRi输入的外部中断请求，能够获得CPU响应的基本条件是什么？引入：中断控制器Intel8259A的性能概述，内、外部结构，工作过程，工作方式等。重点：8259A的编程、8259A的级联、8259A的应用举例 8259A的编程 8259A是可编程的集成电路芯片，这大大增加了其使用的灵活性。一、8259A的端口地址由8259A的外部结构可知：与寻址8259A内部寄存器组有关的信号包括：、A0、等，其中是由地址译码器形成的芯片选择信号，只有该引脚为低电平时，相应的8259A芯片才工作。 若8259A与8088CP

43、U配合使用，可直接将A0与CPU的地址信号输出引脚A0相连，8259A的两个端口地址是连续的；若8259A与8088CPU配合使用，如将8259A的D7D0接到16位数据总线的低8位，则A0应与CPU的地址信号输出引脚A1相连，此时地址码A0应取0，8259A的两个端口地址都是偶地址，若除以2之后若仍为偶数，则为偶地址；除以2之后若为奇数，则为奇地址，即：A1A000ICW1、OCW2、OCW310ICW2ICW4、OCW1A0用以区分8259A芯片中的不同寄存器组，由于8259A内部寄存器的寻址，只用到一位地址信号，所以一片8259A芯片占用系统中的两个端口地址，即偶地址和奇地址，并且规定偶

44、地址小于奇地址。需要注意的是：8259A内部并不只有两个寄存器，为了区别不同的寄存器，需采用在有关信息中加特征位、或规定有关操作顺序的方法，来区分不同的输入/输出信息。二、8259A的初始化编程(1) 引言在使用8259A之前，必须对其进行初始始化编程，以规定它的各种工作方式，并明确其所处的硬件环境。若CPU用一条输出指令向8259A的偶地址端口写入一个命令字，而且D4=1，则被解释为初始化命令字ICW1，输出ICW1启动了8259A的初始化操作，8259A的内、外部自动产生下列操作： 边沿敏感电路复位，中断请求的上升沿有效。 中断屏蔽器IMR清零，即对所有的中断呈现允许状态。 中断优先级自动

45、按IR0IR7排列。 清除特殊屏蔽方式8259A的初始化编程，需要CPU向它输出一个24字节的初始化命令字，输出初始化命令字的流程如图5-19所示，其中ICW1和ICW2是必须的，而ICW3和ICW4需根据具体的情况来加以选择。各初始化命令字的安排与作用分叙如下： 图6-158259A初始化流程图(2) ICW1:初始化命令字1，写入8259A偶地址端口，其各位的功能及含义如下： A0 D7 D6 D5 D4 D3 D2 D1 D0 0×××1LTIM×SNGLIC4 D0：IC4位，用以决定是否跟ICW4，若D0=1，则说明必须输出ICW4；若D0=0

46、， 则说明不需输出ICW4。若ICW4的各位都为0，则说明不需要输出ICW4。 D1：SNGL位，取决于8259A芯片是单片工作，还是多片级联工作。若8259A 单片工作，则D1=1；若8259A多片级连工作，则D1=0。 D2：ADI位，只用于MCS80/85系统中，规定CALL地址的间隔，在8088/8086 系统中，该位无意义。 D3：LTIM位，规定中断请求信号的引入方式。若D3=1，则表示中断请求 信号为高电平有效；若D3=0，则表示中断请求信号为上升沿有效。 D4：恒定为1，为ICW1的特征位。 D5-7：应用于MCS80/85系统，为入口地址中的编程位，在8088/8086系统中

47、，无意义。(3) ICW2:初始化命令字2，写入8259A奇地址端口 A0 D7 D6 D5 D4 D3 D2 D1 D0 1T7T6T5T4T3××× 当8259A用于MCS80/85系统中时，用于确定中断入口地址的高8位（A15A8）；当8259A用于8088/8086系统中时，ICW2的D7D3为编程设置位，作为本芯片所管理8级中断类型码的高5位。而D2D0位为8级中断源所对应的编码(其中：000IR0，111IR7)编程设置对其无影响。 例：若ICW245H，则8极中断源的中断类型码分别为IR0为40H，IR7为47H (4) ICW3:初始化命令字3，写

48、入相应8259A的奇地址端口 ICW3用于8259A的级连，8259A最多允许有一片主片和8片从片级连，能够管理的中断源可以扩充至64个。若系统中只有一片8259A，则不用ICW3，若由多片8259A级连，则主、从8259A芯片，都必须使用ICW3，主、从8259A芯片中的ICW3的使用方式不同。 对于主8259A芯片，ICW3的格式如下： A0 D7 D6 D5 D4 D3 D2 D1 D0 1IR7IR6IR5IR4IR3IR2IR1IR0其中每一位对应于一片从8259A芯片，若相应引脚上接有从8259A芯片， 则相应位为1；否则，若相应引脚上未接从8259A芯片，则相应位为0。 例：IC

49、W311100010，则说明IR7、IR6、IR5、IR1上连有从片。 对于从8259A芯片，ICW3的格式如下： A0 D7 D6 D5 D4 D3 D2 D1 D0 11/01/01/01/01/0ID2ID1ID0 从8259A芯片中的ICW3，只用其中的低3来设置该芯片的标识符，高5位全为0。在中断响应时，主8259A通过级连线CS2CS0，依次向各个从8259A芯片输送中断请求的源中，优先级最高的源所对应的标识符，每个从8259A拿到这个标识符之后，与自己在初始化编程时，由ICW3设置的标识符进行比较，当两者相符合时，则该从8259A芯片在第二个中断响应周期， 向CPU提供由ICW2

50、设置的8位中断类型码。例：若本从片的INT接在主片的IR1引脚上，则ICW300000001 (5) ICW4：初始化命令字4，写入8259A奇地址端口, 只有当ICW1中的D01时才需要设置，其各位的功能及含义如下： A0 D7 D6 D5 D4 D3 D2 D1 D0 1000SFNMBUFM/SAEOIµPM D0：PM位，取决于系统中所采用微处理器的类型，若系统中的微处理器为MCS80/85，则D0=0；反之，若系统中的微处理器为8088/8086 则D0=1。 D1：AEOI位，规定结束中断的方式，若D1=1，则为自动中断结束方式；若D1=0，则需要用中断结束命令来结束中断

51、。 D2：M/S位，缓冲方式下使用，若D2=1，则表示为主8259A；若D2=0， 则表示为从8259A。 D3：BUF位，若8259A工作于缓冲方式，则D3=1；否则，D3=0。 D3：SFNM位：若D4=1，则规定特殊的全嵌套模式；否则，若D3=0则规定普通的全嵌套模式。 D5-7：恒定为000三、 8259A的操作编程对8259A按照上述流程进行初始化编程之后，相应芯片就做好了接收中断的准备，若中断源发生了中断请求，则8259A按照初始化编程所规定的各种方式来处理这种请求。在8259A的工作期间，CPU也可以通过操作命令字，实现对8259A的操作控制，或者改变工作方式，或者实时读取825

52、9A中某些寄存器的内容。8259A有三个操作命令字，我们分别讨论如下：(1) OCW1：中断屏蔽字，必须写入相应8259A芯片的奇地址端口，其格式如下： A0 D7 D6 D5 D4 D3 D2 D1 D0 1M7M6M5M4M3M2M1M0 它的每一位，可以对相应的中断请求输入进行屏蔽，若OCW1的某一位为1，则相应的中断请求输入被屏蔽；反之，则相应的中断请求输入呈现允许状态。即若Mi=1，则表示8259A对IRi的中断请求呈屏蔽状态；否则若Mi=0，则表示8259A对IRi的中断请求呈允许状态。(2) OCW2：必须写入相应8259A芯片的偶地址端口，其格式如下： A0 D7 D6 D5

53、D4 D3 D2 D1 D0 0RSLEOI00L2L1L0其中D4、D3位恒定为0，是OCW2的特征位，R、SL、EOI三位的不同组合，可以组成7种不同的操作命令，用于改变8259A的工作方式。其中三种操作命令字要用到OCW2的低三位，这三位所形成的编码指出操作所涉及到的中断源。 R用于表示优先级是否采用循环方式； SL用于确定是否需要使用L2、L1、L0来明确中断源； EOI用于指示OCW2是否作为中断结束命令。 L2、L1、L0当SL=1时，三位的编码用以指示8个中断源之一。R、SL、EOI共有8种不同的组合形式，其中有7种是相应的控制命令，分别介绍如下：0、0、0：为取消自动EOI循环命令；1、0、0：为设置自动EOI循环命令；0、0、1：为普通的EOI命令，它适用于完全嵌套方式，在中断服务程序结束时，用于清除ISR中最后被置位的相应位。显然，只有在ICW4中的AEOI=0时，才需要在中断服务子程序中向8259A发普通的EOI命令。0、1、1：为特殊的EOI命令，与普通的EOI命令的差别在于，它需要利用L2、L1、L0位明确指出ISR寄存器中需要被复位的位，1、0、1：为普通循环的EOI命令，它在中断服务程序结束时使用，它使已置位的ISR寄存器中优先级最高的那一位复位，同时赋予刚刚结束中断处理的中断源的中断优先级最低。1、1、1：为特殊的EOI循