微机原理与接口技术第5章 存储器ppt课件

1、第五章 存储器n存储器分类n随机存储器RAMn只读存储器ROMn存储器系统的设计n存储空间的分配和运用存储器的分类存储器外部存储器内部存储器硬盘软盘磁带光盘RAMROMSRAMDRAMPROMEPROMEEPROM静态随机存取存储器(SRAM)n存储信息的原理n单元电路是由6个MOS管组成的双稳态触发器电路来存储0或者1，0或1的形状能不断坚持，直到重新写入新数据；数据的读出是非破坏性的，数据读出后，原始的信息坚持不变。n构造n存储矩阵，决议存储器中存储单元的陈列方式，有字构造和位构造两种n地址译码器，用来选择存储单元，有线性译码和复合译码两种，通常采用复合译码n控制逻辑与三态数据缓冲器，控制

2、CS、WR、RD信号典型的SRAM芯片n典型的SRAM芯片有：n21142K4n61162K8n62648K8n6212816K8n6225632K82K：表示该芯片内部存储单元的数目，这个数决议存储芯片地址线的数目。8：表示该芯片每个存储单元存储信息的位数，这个数决议存储芯片数据线的数目。SRAM芯片 HM6116nA0A10 :地址线nI/O07:数据线nWE:写允许信号，低电平有效nOE:读允许信号，低电平有效nCE:片选I/OI/OI/O123456789101112131424232221201918171615A7A6A5A4A3A2A1A01GNDWEA8A9OEA10CEVCC

3、+5V23I/O8I/O7I/O6I/O5I/O4HM61162K8SRAM与CPU的衔接CPU存储器存储器接口接口电路电路SRAM地址总线地址总线控制总线控制总线数据总线数据总线地址线地址线An-A0数据线数据线I/O8-I/O1OECSWE动态随机存取存储器(DRAM)n存储信息的原理n利用电容存储电荷来保管信息的，由于电容会缓慢放电而丧失信息，所以必需定时对电容充电，称为刷新。n刷新：把存储单元的数据进展读出，经过读放大器放大之后再写入该存储单元以保管电容中的电荷。DRAM构造特点nDRAM的地址线是复用的，即地址线分为行地址和列地址两部分。在对存储单元进展访问时，由行地址选通讯号RAS

4、把行地址送入行地址锁存器；再由列地址选通讯号CAS把列地址送入列地址锁存器nCPU与DRAM之间的信息交换由DRAM控制器完成。DRAM芯片 Intel2164nA0A7 ：地址线复用nDIN：数据输入 DOUT ：输入输出nWE ：读写控制信号nRAS:行选通讯号 CAS：列选通讯号11623456781514131211109Vss(+5V)CASDOUTA6A3A4A5A7NCDINWERASA0A1A2GNDIntel 2164 (64K1)高集成度的DRAM及内存条n把假设干DRAM芯片安装在一块印刷电路板上，构成具有一定容量的存储器其输入与输出线都已规范化，只需将其插入到主板上提供

5、的存储条插座上，就可构成微型计算机内存。这种规范化的存储器配件称“内存条。内存插槽内存插槽内存芯片内存芯片内存条内存条SRAM和DRAM的比较SRAMDRAM集成度低高容量小大刷新无附加刷新电路速度快较慢应用场合CACHE内存条高速缓冲存储器CACHEnCACHE的作用nCACHE的任务原理CACHE的作用n为了抑制CPU与主存储器的速度的差别，充分发扬CPU的速度优势，而在主存和CPU之间设置一个容量小而速度快的存储器，通常由SRAM构成。CACHE的任务原理n平常，系统程序、运用程序以及用户数据是存放在硬盘中的；n在系统运转时，正在执行的程序或需求常驻的程序由操作系统从硬盘中装入主存储器中

6、；n而在主存储器中经常被CPU运用的一部分内容，要“拷贝到CACHE存储器中，与CPU一同高速运转。PC机中分级存储器构造可编程可擦除ROM(EPROM)nEPROM特点nEPROM芯片 Intel2764nEPROM任务方式EPROM特点nROM和PROM的内容一旦写入，就无法改动，而EPROM却允许用户根据需求对它编程，且可以多次用紫外光照射进展擦除和重写EPROM芯片 Intel2764Intel 2764 8K8nA0A12 :地址线nO07:数据线nPGM:编程脉冲控制端，输入，衔接编程信号nOE:输出允许信号，低电平有效nCE:片选信号nVPP:编程时电压输入nVCC:电源电压，5

7、伏存储器系统的设计n所要思索的问题nCPU总线的负载才干nCPU的时序和存储器存取速度之间的配合n存储芯片的选取及数目n片内寻址和片间寻址地址线的分配n译码电路的选取有线性译码、全译码和部分译码方式n数据线、控制线的衔接n举例阐明举例1-线性选择方式nRAM芯片Intel6264容量为8K8位，用2片SRAM芯片6264，组成16K8位的存储器系统。地址选择的方式是将地址总线低13位A12A0并行的与存储器芯片的地址线相连，而CS端与高地址线相连。n要求：写出解题步骤和画出系统的电路图。解题步骤n进展片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码构成片选信号？线形译码方式n

8、需求的控制信号的类型及如何与存储器系统中的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围 62641# A12 A0 CSD7D0 62642# A12 A0 CSD7D0A13M/IOA12A0A12A0D7D0D7D0举例2-全译码选作方式n假设一个微机系统的RAM容量为4KB，采用1K8的RAM芯片，安排在64K空间的最低4K位置， A9A0作为片内寻址， A15A10译码后作为芯片寻址n要求：写出解题步骤和画出系统的电路图。解题步骤n存储器芯片数目确实定n进展片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码？全译码方式n需求的控制信号的类型及如何与存储器系统中

9、的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围举例3-部分译码选择方式n用2K8的RAM芯片6116和74LS芯片设计一个8K8的存储器系统，使其存储器空间在24000H25FFFH解题步骤n74LS芯片引见n存储器芯片数目确实定n进展片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码构成片选信号？部分译码方式n需求的控制信号的类型及如何与存储器系统中的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围74LS芯片引见存储器芯片数目确实定n存储器系统的总容量为8K8，即8K字节n每片RAM芯片的容量为2K8，即2K字节n所以：需求芯片总数为_进展片内寻址和片间寻址

10、地址线的分配n由于6116芯片有2K个存储单元，所以需求_根地址线，才干选择其中某一个存储单元n选择8086地址总线A0A19中的低_地址线进展片内寻址n选择8086地址总线A0A19中的高_地址线进展片间寻址11A0A10A11A19片间寻址地址线的译码1# RAM芯片的片选端2# RAM芯片的片选端3# RAM芯片的片选端4# RAM芯片的片选端采用部分译码方式：每个存储器芯片的地址空间nA19 A18 A17=000时n#1: 04000H047FFHn#2: 04800H04FFFHn#3: 05000H05700Hn#4: 05800H05FFFHnA19 A18 A17=001时n

11、#1: 24000H247FFHn#2: 24800H24FFFHn#3: 25000H25700Hn#4: 25800H25FFFHn芯片地址有重叠举例4n要求用4K8的EPROM芯片2732，8K8的RAM芯片6264，译码器74LS构成8K字ROM和8K字RAM的存储器系统。n要求：写出解题步骤和画出系统的电路图。解题步骤n存储器芯片数目确实定n进展片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码？n偶地址和奇地址存储体的选择n需求的控制信号的类型及如何与存储器系统中的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围芯片数目及片内寻址n对ROM芯片27324K8，

12、8K字用_片组成；片内用_根地址线_n对RAM芯片62648K8，8K字用_ 片组成；片内用_根地址线_nA0用来作为奇偶存储体的选择信号，不参与片内寻址！412A1A12A1A13213片间寻址地址线的分配n74LS的输入端C、B、A分别衔接地址线A16A14，控制端G1、G2A、G2B分别衔接M/IO和A17、A18n74LS译码器输出Y0、Y1完成ROM和RAM芯片的选择n由于ROM和RAM芯片容量不同，ROM为4K8，需求12根地址线，RAM为8K8，需求13根地址线；因此A13和Y0输出进展二次译码，来选择两组ROM芯片，这样可以保证存储器地址的延续偶地址和奇地址存储体的选择nA0和

13、BHE分别选择偶地址和奇地址存储体；n假设A0=0选中偶地址存储体，即衔接到数据总线的低8位；假设BHE=0选中奇地址存储体，即衔接到数据总线的高8位；假设A0和BHE均为0，两个存储体全选中，读/写一个字字、字节读写逻辑BHEA0读/写情况00在偶地址读/写一个字01在奇地址读/写一个字节10在偶地址读/写一个字节11无效奇地址字的读取BHEA0数据总线使用情况01先从奇地址读取一个字节，即读取数据总线的高8位(D15D8)，组成字的低位字节10再从相邻的偶地址读取一个字节，即读取数据总线的低8位(D15D8)，组成字的高位字节RAM存储器低8位和高8位的选择n对于第一个RAM芯片6264，

14、由于它有两个片选端CE1和CE2，因此CE1连到74LS的Y1，CE2连到A0，作为偶地址存储体；n对于第二个RAM芯片6264，CE1直接连到74LS的Y1，CE2连到BHE，作为奇地址存储体；ROM存储器低8位和高8位的选择n74LS与A13的译码输出有两个信号，分别选择两个ROM字存储体；n将A0和BHE再与这两个信号进展二次译码，译出四个信号，分别选择两个字存储体中的低位字节和高位字节。二次译码电路图图5-17 12732芯片图5-17 22732芯片第229页CS1和CS3选择的是偶地址存储体CS2和CS4选择的是奇地址存储体控制信号的衔接nROM芯片的OE信号连到RD信号，完成数据

15、的读出nRAM芯片的OE信号连到RD信号，完成数据的读出；WE信号连到WR信号，完成数据的写入nM/IO为高电平选择存储器，已连到74LS的G1端nA0和BHE的衔接已呈现于上面的二次译码图每个芯片的地址范围n1#: ROM 00000H01FFFHn2#: ROM 02000H03FFFHn3#: RAM 04000H07FFFHn以上每个地址范围又分成奇地址和偶地址两部分。举例5n知：ROM芯片2732(4K8)，RAM芯片4118(1K 8)，3-8译码器74LS。用这些芯片设计一个存储器系统，使ROM的存储空间为12K字节，地址范围为0000H2FFFH；RAM的存储空间为2K字节，地

16、址范围为6000H67FFH。n要求：写出解题步骤和画出系统的电路图。解题步骤n存储器芯片数目确实定n进展片内寻址和片间寻址地址线如何分配？n根据给出的地址范围，用于片间寻址时，地址线的分配及如何译码？n需求的控制信号的类型及如何与存储器系统中的芯片相连？n画出逻辑电路图逻辑电路图存储器空间的分配和运用n640KB的限制nx86系列计算机的寻址才干n操作系统任务方式：实方式、维护方式和虚拟86方式nIBM PC/XT机中的存储器空间分配nIBM PC/AT机中的存储器空间分配nPC机中存储器的运用640KB的限制n以前的16位或32位微型计算机，大都以MS-DOS作为操作系统，而最早设计时，由

17、于存储器芯片价钱昂贵，以及软件对内存要求不高，设计主存储器为640KB。n随着大型软件系统出现，多道程序要求允许不同程序同时存取，需求大量存储空间，640KB的限制成了计算机的致命伤。86系列计算机的寻址才干CPU数据总线地址总线寻址能力支持操作系统模式80888201MB 实模式808616201MB 实模式80286162416MB实模式、保护模式80386SX16324GB实模式、保护模式、V86模式80386DX32324GB实模式、保护模式、V86模式8048632324GB实模式、保护模式、V86模式实方式Real Moden8086/8088CPU所采用的任务方式，20条地址线能

18、寻址1M存储空间n寻址方式为：n段地址：偏移地址n存储器的实践地址物理地址为：n段地址16偏移地址维护方式Protect Moden80286以上的CPU利用维护方式的寻址方式，可以访问整个存储器地址空间n寻址方式：n选择器：偏移地址n存储器地址的转换对80386n由段管理部件把16位选择器变成了32位段起始地址基地址，再由32位起始地址同逻辑地址中指定的偏移量相加，就得到实践的物理地址。虚拟86方式Virtual 86 Moden80386以上才有这种方式，是维护方式的一种子方式nV86方式可同时提供多个8086实方式的存储空间，又有维护功能，存储器的运转和控制是在进入维护方式后由程序来切换的。IBM PC/XT机中的存储器空间分配nIBM PC/XT机采用8088CPU，可以寻址1M的存储空间，但DOS只能管理640K，剩下的384K作为上位存储器UMBn见右面的图示IBM PC/AT机中的存储器空间分配nIBM PC/AT机运用80286以上的CPUn80286有两种任务方式实方式和维护方式n在实方式下当A200同 8086CPUn在实方式下当A201，允许访问1MB以上6