数电ch2门电路与组合逻辑电路ppt课件

1、2.1 2.1 分立元件门电路分立元件门电路2.2 2.2 集成逻辑门电路集成逻辑门电路2.3 2.3 组合逻辑电路的分析方法组合逻辑电路的分析方法2.4 2.4 组合逻辑电的设计方法组合逻辑电的设计方法5V2V0V0.8VVHVL 概述概述1、高电平、低电平、高电平、低电平低电平低电平高电平高电平3.4V0.2V2 2、逻辑赋值、逻辑赋值VH-1VH-1VL-0VL-0正逻辑体系正逻辑体系VH-0VH-0VL-1VL-1负逻辑体系负逻辑体系3、高低电平获取方法、高低电平获取方法开开 关关+5V5VVH1+5V0VVL0开关翻开时：漏电流为零开关翻开时：漏电流为零开封锁合时：导通电压为零，导通

2、电阻为零开封锁合时：导通电压为零，导通电阻为零I=0U=0，R=0开关动作在瞬时完成开关动作在瞬时完成机械开关机械开关电子开关电子开关+5V+Vi-D+Vo-R1 1、 二极管导通：二极管导通：Vi=0VVi=0V时，时，D D正导游正导游通，通，Vo=0.7VVo=0.7V，相当，相当于开封锁合。于开封锁合。2 2、 二极管截止：二极管截止：Vi=5VVi=5V时，时，D D反向截反向截止，止，Vo=5VVo=5V，相当，相当于开关翻开。于开关翻开。1) 三极管截止三极管截止Vi=0V时时,T截止截止,IB=0，IC0，VCEVcc，Vo=5V,三极管三极管CE间相当于断开的开关。间相当于断

3、开的开关。+5VRcRbT+Vi-+Vo-IBIC2)三极管饱和导通Vi=ViH时,IB=(Vi-0.7)/Rb,ICSVcc/Rc,IBS=ICS/，当IBIBS时,三极管饱和导通VCE=VCES=0.2V，Vo=0.2V，三极管CE间相当于闭合的开关。+VDDRDRGT+Vi-+Vo-IGID1 MOS管截止管截止Vi=0V时：时：VGSVGS(th)，MOS管任务在截止区，管任务在截止区，ID=0，MOS管管DS间相当于断开的开关间相当于断开的开关 Vo=VDD2 MOS管导通管导通Vi=VDD时：时：VGSVGS(th)， VGDVGS(th)，MOS管任务管任务于可变电阻区，于可变电

4、阻区，RON1K，MOS管管DS间相当于闭合的开关间相当于闭合的开关 Vo0V0.7V0.7V0.7V3.7V一、二极管与门一、二极管与门0V2.3V2.3V2.3V2.2 2.2 集成逻辑门电路集成逻辑门电路按集成度高低可分为按集成度高低可分为:双极型双极型,如如TTL门电路门电路中规模集成电路中规模集成电路(MSI):几百个几百个大规模集成电路大规模集成电路(LSI):几千个几千个超大规模集成电路超大规模集成电路(VLSI):一万个以上一万个以上按导电类型可分为按导电类型可分为:小规模集成电路小规模集成电路(SSI): 100个以下个以下MOS型型 ,如如CMOS门电路门电路BAY+5VY

5、R4R2R14kT2R3T4T1T5b1c11k1.6 k130AD2D3D1B输出级输出级输入级输入级倒相级倒相级输入级输入级倒相级倒相级 输出级输出级0.3V3.4V RL+5VYR4R2R14kT2R3T4T1T5b1c11k1.6 k130AD2D3D1B 接入负载后，由于接入负载后，由于T5的截止，有电流从的截止，有电流从Vcc经经R4流向每个负载门，这流向每个负载门，这种电流称为拉电流。种电流称为拉电流。输入级倒相级 输入级0.2V3.4V+5VYR4R2R14kT2R3T4T1T5b1c11k1.6 k130AD2D3D1BT4和和D3截止，接入负载后，截止，接入负载后，T5的集

6、电极电流全部由外接负载门灌入，的集电极电流全部由外接负载门灌入，这种电流称为灌电流。这种电流称为灌电流。图形符号图形符号CBAY1集电极开路门集电极开路门 OC门门+VL12312313CC（+5V）ABTTRT1.6K4K1KRb1123c2Re2ALB&二、其他类型的二、其他类型的TTL门门OC门主要有以下几方面的运用：门主要有以下几方面的运用：2 2实现电平转换实现电平转换如图示，可使输出高电平变为如图示，可使输出高电平变为10V10V。3 3用做驱动器。用做驱动器。如图是用来驱动发光二极管的电路。如图是用来驱动发光二极管的电路。+VBA&DC&PRCCLLL12

7、+10V&OV+5V&270 1实现线与逻辑功能2 2三态输出门三态输出门+VL123123D123D13ABT1b1R3TR4CCTTc2R2VRc2e2c4pEN11G&ENABL&ENABL当当EN=1时，时，G输出为输出为0，T4、T3都截止。这时从输出端都截止。这时从输出端L看看进去，呈现高阻，称为高阻态，或制止态。进去，呈现高阻，称为高阻态，或制止态。当当EN=0EN=0时，时，G G输出为输出为1 1，D1D1截止，相当于一个正常的二输截止，相当于一个正常的二输入端与非门，称为正常任务形状。入端与非门，称为正常任务形状。使能端低电平有效使能端低电平

8、有效使能端高电平有效使能端高电平有效b b组成双向总线，实现组成双向总线，实现信号的分时双向传送。信号的分时双向传送。2 2三态门的运用三态门的运用AEN&BAEN&BAEN&BENENEN111222333总线G1G2G3EN1总线DDIO1EN/IDDOGG12ENa a组成单向总线，实现组成单向总线，实现信号的分时单向传送信号的分时单向传送. .1AY0V5V3.02.01.00.51.01.5VI/VVO/V0ACD EB当输入VIVI0.7V时，T5截止T4导通，但T2导通放大，输出VO线性下降当输入为1.4V左右时，T5、T2导通，但T4截止，输出VO急剧下

9、降为低电平。当输入继续升高，T5、T2导通，T4截止，输出VO为低电平不再变化。三、三、TTL门电路的特性参数门电路的特性参数TTL与非门接成非门时输出电压与非门接成非门时输出电压V0与输入电压与输入电压VI之间的关系。之间的关系。3.02.01.00.51.01.5VI/VVO/V0ACD EBVILMAXVOHMINVOLMAXVIHMIN3.02.01.00.51.01.5VI/VVO/V0ACD EBVILMAXVOHMINVOLMAXVIHMIN1AY11BY20 1 1 0 VOHMIN5V2.4VVIHMIN5V2.0V 假设遇到噪声信号干扰就会使得输假设遇到噪声信号干扰就会使得

10、输入信号动摇而上升或下降；由于输入高电平入信号动摇而上升或下降；由于输入高电平1不能下降到不能下降到VIHMIN以下，所以输入高以下，所以输入高电平对噪声信号的干扰是有一定的容忍限制电平对噪声信号的干扰是有一定的容忍限制的，称为高电平噪声容限。的，称为高电平噪声容限。 高电平噪声容限高电平噪声容限VNH为：为： VNH= VOHMINVIHMIN 例如：例如：VNH=2.4V-2.0V=0.4V0VVILMAX 0.8V3.02.01.00.51.01.5VI/VVO/V0ACD EBVILMAXVOHMINVOLMAXVIHMIN1AY11BY21 0 0 1 VOL(MAX)0.4V0VV

11、IL(MAX)0.8V0V 假设遇到噪声信号干扰就会使得输假设遇到噪声信号干扰就会使得输入信号动摇而上升或下降；同样由于输入低入信号动摇而上升或下降；同样由于输入低电平电平0不能升高到不能升高到VILMAX以上，所以输以上，所以输入低电平对噪声信号的干扰是有一定的容忍入低电平对噪声信号的干扰是有一定的容忍限制的，称为低电平噪声容限。限制的，称为低电平噪声容限。 低电平噪声容限低电平噪声容限VNL为：为： VNL= VILMAXVOLMAX 例如：例如：VNL=0.8V-0.4V=0.4V2.0VVIHMIN 5V逻辑门的负载才干用扇出系数来表示。扇出系数逻辑门的负载才干用扇出系数来表示。扇出系

12、数N0指一个门电路能驱指一个门电路能驱动同类门的最大数目。动同类门的最大数目。一、一、CMOS反相器非门反相器非门CMOS逻辑门电路是由逻辑门电路是由N沟道沟道MOSFET(T2)和和P沟道沟道MOSFET(T1)互补而成。互补而成。VVCCV0VDDTNTPi/Voo/ViCCTGVi/VoVoV/i4 4CMOSCMOS电路的功耗很小，普通小于电路的功耗很小，普通小于1 1 mW/mW/门；门；5 5因因CMOSCMOS电路有极高的输入阻抗，故其电路有极高的输入阻抗，故其扇出系数很大，可达扇出系数很大，可达5050。特点特点:电路恣意时辰的输出信号仅取决于该时辰的输入电路恣意时辰的输出信号

13、仅取决于该时辰的输入信号，与输入信号作用前电路的形状无关。信号，与输入信号作用前电路的形状无关。输入逻输入逻辑变量辑变量组合逻辑电路组合逻辑电路X1XnY1Y2YmX2输出逻输出逻辑变量辑变量Y1=f1(x1,x2xn)Y2=f2(x1,x2xn).Ym=fm(x1,x2xn)逻辑功能的描画逻辑功能的描画向量方式向量方式Y=FX(tn)2.3.2 组合逻辑电路的分析方法组合逻辑电路的分析方法经过分析找出电经过分析找出电路的逻辑功能路的逻辑功能知逻辑电路知逻辑电路列出真值表列出真值表或功能表或功能表适当的化简适当的化简与变换与变换写出逻辑表达式写出逻辑表达式 分析其逻辑功能分析其逻辑功能 例例1

14、：试分析以下组合逻辑电路的功能：试分析以下组合逻辑电路的功能：=1=1ABCYCBAY. 12. 2. 列真值表列真值表3. 3. 分析逻辑功能分析逻辑功能奇偶校验器：奇偶校验器：A A、B B、C C中有奇数个中有奇数个“1 1，输出，输出为为“1 1；A A、B B、C C中有偶数个中有偶数个“1 1，输出，输出为为“0 0；01101001例例2 2：组合电路如下图，分析该电路的逻辑功能。：组合电路如下图，分析该电路的逻辑功能。解：1由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。 3由表达式列出真值表。由表达式列出真值表。4分析逻辑功能分析逻辑功能 ： 当当A、B、C三个

15、变量不一致时，三个变量不一致时，电路输出为电路输出为“1，所以这个电路，所以这个电路称为称为“不一致电路。不一致电路。例例3：试分析以下组合逻辑电路的功能：试分析以下组合逻辑电路的功能)(301201101001DAADAADAADAASY1&1YA1A0D0D1D2D3S111S1 00 0 00 0 10 1 00 1 1D0D1D2D3)(301201101001DAADAADAADAASY 四选一数据选择器四选一数据选择器YA1A0D0SD1D2D3数据输出端数据输出端地址输入端地址输入端数据输入端数据输入端选通端选通端(使能端、使能端、控制端控制端)：低电平：低电平有效有效2

16、.4 组合逻辑电路的设计方法组合逻辑电路的设计方法按照给定详细的逻辑问题设计出最按照给定详细的逻辑问题设计出最简单的逻辑电路简单的逻辑电路逻辑笼统逻辑笼统 适当的化简适当的化简与变换与变换写出逻辑写出逻辑表达式表达式列出真值表列出真值表或功能表或功能表选择适宜的选择适宜的器件实现器件实现画画 出其出其电电 路图路图1、确定输入、输出逻辑变量的个数、确定输入、输出逻辑变量的个数2、确定输入、输出逻辑变量的含义、确定输入、输出逻辑变量的含义3、根据逻辑关系列出真值表或功能表、根据逻辑关系列出真值表或功能表1、SSI的设计的设计2、MSI的设计的设计3、PLD的设计的设计例例1：试设计一个多数表决电

17、路三人表决电路：试设计一个多数表决电路三人表决电路输入逻辑变量输入逻辑变量 A、B、C 1 ： 赞同赞同 0： 不赞同不赞同输出逻辑变量输出逻辑变量Y： 1 ： 经过经过 0 ：不经过：不经过1、逻辑笼统、逻辑笼统2、列出真值表、列出真值表3、写出逻辑表达式、写出逻辑表达式ABCCABCBABCAZ000101114、适当的化简与变换、适当的化简与变换ABCCABCBABCAZZ0A10001101BC1=AB+AC+BC1SSI实现与非门实现与非门5、选择适宜的器件实现，画出电路图、选择适宜的器件实现，画出电路图Z=AB+AC+BCBCACAB&ABCZ例2：设计一个将余3码变换成8

18、421BCD码的组合逻辑电路。解：解：1根据标题要求，列出真值表根据标题要求，列出真值表2用卡诺图进展化简。留意利用无关项用卡诺图进展化简。留意利用无关项3由逻辑表达式由逻辑表达式 画出逻辑图。画出逻辑图。 我们把门电路两个输入信号同时向相反逻辑我们把门电路两个输入信号同时向相反逻辑电平跳变一个从电平跳变一个从1变为变为0，另一个从，另一个从0变为变为1的的景象叫竞争。景象叫竞争。 由于竞争而在电路输出端能够产生尖峰脉冲由于竞争而在电路输出端能够产生尖峰脉冲glitch )的景象叫竞争的景象叫竞争-冒险。冒险。产生产生缘由缘由信号存在前后沿过渡时间不一致问题；信号存在前后沿过渡时间不一致问题；

19、 门电路的门电路的tpd 传输延迟时间不一样。传输延迟时间不一样。AAA&AA+A2.5 竞争竞争-冒险景象的识别冒险景象的识别结论：当逻辑表达式中的某些变量取特定值结论：当逻辑表达式中的某些变量取特定值0或或1，假设，假设表达式能转换为下式表达式能转换为下式 那么存在冒险那么存在冒险AAY AAY检查竞争检查竞争-冒险景象的方法冒险景象的方法 公式法公式法例例3.4.1 (a)AAY1CBCAABY 例例3.4.1 (b)BBY0CA)CB)(BA(Y 1)AA(Y1CBBCCAABY 00)BB(Y0CA)CA)(CB)(BA(Y 2.4.2 检查竞争检查竞争-冒险景象的方法冒险景象的方法 卡诺图法卡诺图法例例3.4.1 (a)CAABY BCCAABY 添加冗余项，消除卡诺图相切边。添加冗余项，消除卡诺图相切边。ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001 1 1 1 1 ABC0001111001