《数字电路与系统》期末试卷(B卷)

1、 第 1 页 共 6 页装订线此处不能书写此处不能书写此处不能书写 此处不能书写此处不能书写 此处不能书写此处不能书写北京理工大学珠海学院2008 2009学年第二学期数字电路与系统期末试卷(B 适用年级专业:2007级信息工程/自动化/微电子 试卷说明:闭卷,考试时间120分钟一、填空题(每空1分,共20分【得分: 】1.8421BCD 码(101110108421BCD 表示的是十进制数( 10。2.描述逻辑函数的常用方法有 , , 和 。3.三态门的三种输出状态是: , 和 状态。4.CMOS 反相器的工作管采用 管,负载管采用 管。5.JK 触发器当时钟到来时,如果J=1,K=1,触发

2、器的状态将 。6.TTL 与非门中,扇出数是反映 的指标。平均传输延迟时间的定义是 。7.普通编码器和优先编码器的区别是 。 8.计数器按计数脉冲输入方式分为 和 。 9.GAL 电路的主要由 和 两大部分组成。 10.用VHDL 语言描述电路时,基本结构由 和 两部分组成。二、选择题(每小题2分,共10分【得分: 】 1.将十进制数13.25转换成二进制数为( (A1011.01 (B1011.1 (C1101.1 (D1101.01 2.双向数据总线可以采用( 构成。(A译码器 (B三态门 (COC 门 (D编码器 3.一个60进制计数器的时钟脉冲频率是360kHz ,则它的进位输出脉冲频

3、率是( 。(A6kHz (B36kHz (C60kHz (D360kHz4.电路的稳定的输出信号不仅与该时刻电路的输入信号有关,而且还与电路过去的状态有关,这类数字电路称为( 电路。(A时序逻辑 (B组合逻辑 (C同步逻辑 (D 异步逻辑5.有n级触发器组成计数器,其最大计数模是( 。(An (B2n (Cn2 (D2n三、逻辑函数化简(每小题4分,共12分【得分:】1.已知:N1=-1101,N2=-1010,N补=N1-N2补,求N补,N,结果用真值表示,要求计算过程。 2.用代数化简法化简函数3.将下列逻辑函数用卡诺图法化简为最简与或表达式。F(A,B,C,Dm(1,3,7,9,13,1

4、5d(2,6,10,14=+ 第 3 页 共 6 页装订线此处不能书写此处不能书写此处不能书写 此处不能书写此处不能书写 此处不能书写此处不能书写四、电路分析与设计(共18分 【得分: 】1.根据图中的边沿触发器电路和已知的输入波形A ,画出各触发器输出的波形,设Q1、Q2的初始状态都为0。(6分2.采用或非门设计组合逻辑电路,实现下列逻辑函数,画出逻辑图。(6分=14,13,12,11,7,5,2,1(,(m D C B A F3.用与非门设计一个三变量的多数表决器,表决通过输出1,否则输出0。 (6分Q 1Q 2CP 11D QQ 1CP 1AA1J QC1CP 2=Q1 1 Q 2五、综

5、合题(共10分【得分: 】试用图示的3线-8线译码器74LS138和必要的门电路产生如下多输出逻辑函数,要求(1写出分析过程;(2在给定的逻辑符号图上完成最终电路图。(10分 六、电路设计(共30分【得分: 】 1.分析下图的功能:(共20分(1写出驱动方程、状态方程和输出方程(8分 (2列出状态转换表,画出状态转换图。(8分 (3画出各触发器的输出波形图(4分+=+=+=C B C B Y C A C A Y C A AC B A Y 321 第 5 页 共 6 页装订线此处不能书写此处不能书写此处不能书写 此处不能书写此处不能书写 此处不能书写此处不能书写2.采用集成4位二进制同步计数器CT74161(可添加必要的门电路,设计一个12进制计数器;CT74161如图,RD :异步清零,LD :同步预置,CT 、CP :控制端,C :进位。(10分要求:按照下列给定的状态转移表计数,设计12进制计数器,画出该计数器的逻辑图。CT74161 功能表Q3 Q2 Q1 Q0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 1 1 0 1 1 0 1 1 0