《可编程逻辑器件》练习题及答案_第1页
《可编程逻辑器件》练习题及答案_第2页
《可编程逻辑器件》练习题及答案_第3页
《可编程逻辑器件》练习题及答案_第4页
《可编程逻辑器件》练习题及答案_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、可编程逻辑器件练习题及答案8.1 试分析图P8.1中由PAL16L8构成的逻辑电路，写出Y1、Y2、Y3与A、B、C、D、E之间的逻辑关系式。图P8.1解 图P8.1所示的接线图，有16个输入端，8个输出端。得到逻辑关系式为： 8.2 用PAL16L8产生如下一组组合逻辑函数，画出与-或逻辑阵列编程后的电路图。PAL16L8的电路图见图P8.1。画出与-或逻辑阵列编程后的电路图。PAL16L8的电路图见图P8.1。解 见图A8.2。图A 8.2先将Y2、Y4化为与-或-非形式，得到：按照上式对与-或阵列编程，就得到图A8.2。8.3 试分析图P8.3给出的用PLA16R4构成的时序逻辑电路，写

2、出电路的驱动方程、状态方程、输出方程，画出电路的状态转换图。工作时，11脚接低电平。 图P8. 3解 驱动方程为： 状态方程为： 输出方程： 状态转换图如图A 8.3 所示：8.4 用PAL16R4设计一个4位二进制可控计数器。要求在控制信号M1M0=11时作加法计数；在M1M0=10时为预置数状态（时钟信号到达时将输入数据D3D2D1D0并行置入4个触发器中）；M1M0=01时为保持状态（时钟信号到达时所有的触发器保持状态不变）；M1M0=00时为复位状态（时钟信号到达时所有的触发器同时被置1）。此外，还应给出进位输出信号。PAL16R4的电路图见图P8.3。 解 因PAL16R4输出端是反

3、相缓冲器，由题意可得，PAL器件中触发器的状态转换顺序如表P8.4所示。根据表P8.4画出4个触发器次态的卡诺图，如图A8.4（a）所示。 表P8.4 PAL器件中触发器的状态转换表Q3Q2Q1Q0C（进位）Q3Q2Q1Q0C（进位）11111110110111001011101010011000111111110111011001010100001100100001000011111110 图A8.4（a） 输出状态的卡诺图考虑到计数、预置数、保持、复位的四种工作状态，应将状态方程补充为： D触发器的特性方程为，故可得驱动方程 输出方程为： 设计的电路图如图A8.4（b）所示： 图A8.4（b）8.5 试说明在下列应用场合下选用哪种类型的PLD最为合适。1小批量定型产品中的中规模逻辑电路。2产品研制过程中需要不断修改的中、小规模逻辑电路。3少量的定型产品中需要的规模较大的逻辑电路。4需要经常改变其逻辑功能的规模较大的逻辑电路。5要求能以遥控方式改变其逻辑功能的逻辑电路。解1用PAL比较合适。2用GAL比较合适。3可用EPLD或F

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论