实验三_集成逻辑门电路的功能及参数测试

1、实验三 _集成逻辑门电路的功能及参数测 实验四 _三态门和集电极开路 (OC门姓名:学号:专业:课程名称:同组学生姓名:实验时间:实验地点:指导老师:一、 实 验目的和要求实验三1. 熟悉基本逻辑门电路的功能、外部电气特性和逻辑功能的特殊用途2. 熟悉 TTL 与非门和 MOS 或非门的封装及管脚功能3. 掌握主要参数和静态特性的测试方法,加深对各参数意义的理解4. 进一步建立信号传输有时间延时的概念5. 进一步熟悉示波器、函数发生器等仪器的使用实验四1. 掌握三态门的逻辑功能及工作原理2. 了解三态门在计算机总线中的应用3. 熟悉集电极开路门的电路原理4. 掌握集电路开路门的使用方法二、实验

2、内容和原理实验三实验内容:1. 验证 74LS00“与非”门的逻辑功能2. 验证 CD4001“或非”门的逻辑功能3. 测量 74LS00逻辑门的传输延迟时间 tpd4. 测量 CD4001逻辑门的传输延迟时间 tpd5. 测量 74LS00传输特性与开关门电平 VON 和 VOFF实验原理:1. 与非门: 图表 1 与非门原理图2. 或非门 图表 2 或非门原理图3. 测量平均传输延迟时间:一. 主传输时间是一个动态参数, 是晶体管 PN 节电容、 分布寄生电容、 负载电容等充放电时间引起 的输出信号滞后于输入信号一定时间的参数二. 平均传输时间 tpd 由两部分构成(如图表 3(1 从高电

3、平跃迁到低电平滞后时间 tPHL(2 低电平跃迁到高电平滞后时间 tPLH 要仪器设备(3图表 3 传输延迟时间示意图三.平均延迟时间一般把电压的最大和最小值的中间 50%点作为时间参考点,测出 tPHL 和 tPLH 后 求其平均值:tpd =(tPHL+tPLH /2为提高测量精度,采用环形振荡器测量传输延迟时间:假设每个与非门延迟时间相同,则振荡 器周期 T =6 tpd一个逻辑门的延迟时间为 T / 6图表 4 测量平均传输延迟时间示意图4. 电压传输特性电压传输特性 是指输出电压随输入电压而变化的关系特性。它可以充分显示出门输入输出的逻辑特征,可 以反应出二值量化及门开关跃迁是一个连

4、续过渡的过程。74LS00的电压传输特性曲线如图表 5,图中标有四个开关参数- 输出高电平 V oH- 输出低电平 V o- 开门电平 VON- 关门电平 VOFF1. 关门电平 VOFF 指使输出电压刚好达到输出转折至额定电平值时的最高输入低电平电压74LS00的 VOFF 是当输入电压由零逐渐上升、 输出电压逐渐下降, 当输出电压刚好降到额定最低高电平 2.4V 时的最高输入低电平电压。2. 开门电平 VON 指使输出电压刚好达到输出转折跃迁至另一状态额定电平值时的最低输入高电平电压 在 74LS00中是当输入电压由 VOFF 继续上升,输出电压急剧下降,当输出电压刚好降到额定低电平 0.

5、4V 时的最低输入高电平电压称 VON 。 图表 5 电压传输特性曲线实验四实验内容:1. 验证 74LS125三态门的逻辑功能,即高电平、低电平和高阻态2. 用 74LS125三态门构成 1位 2选 1数据选择器3. 用 74LS125三态门实现 1位双向数据传送4. 验证 74LS03集电极开路门的逻辑功能5. 用 74LS03集电极开路门实现线与功能实验原理:1. 三态门使用三态门,可以做到让多个逻辑门的输出直接连接在一起,且不影响各器件的工作。如图, 增 加输出门均截止的状态(高阻态 。要使 TTL 输出级 T4和 T5均截止,需增加控制端 G , G=0时 T4,T5截止,输出级处于

6、截止状态。 图表 6 三态门示意图 图表 7 三态门输入输出示意图如图表 7当 G = 0,输出级 T4,T5均截止,输出高阻态 当 G = 1,逻辑功能和正常的与非门完全一样 图表 8 实验室用的三态门芯片及其真值表2. 集电极开路(OC 门第二种实现 TTL 逻辑门输出直接相连的方法是将逻辑门电路输出极的三极管 T4去掉, T5的 集电极直接输出,称为 OC 门,电路结构如下 :图表 9 集电极开路门输出结构由于取消了 T4、 T5的集电极开路,无论输入端为何种状态, T5输出处于截止,要使输出 端正常工作要在 T5的集电极上加上工作电压 (称为集电极偏置电压 , 该电压由外部电路实 施,

7、从而实现了输出可以直接相连的功能。如果仅在输出端和电源之间加上一个电阻(称为上拉电阻 ,该电阻的作用是:1. 实现正常的逻辑功能 2. 提高输出驱动负载能力不论何种输入状态, T 5输出均截止3. 转换 TTL 到其他电平 4. 可实现“线与”功能如果将多个相同的集电极开路门的输出连在一起,接上拉电阻,则只要有一个输出门的 T5导通,其输出端就为低电平,其逻辑功能是“与”的关系,称为“线与” ,如下图: 图表 10 集电极开路门线与及集电极开路门驱动继电器 图表 11 74LS03集电极开路与非门芯片引脚功能3. 三态门构成数据选择器三态门选择电路图见图表 12,其输入输出见图表 13: 图表

8、 12 数据选择电路图表 13 数据选择电路的输入输出 4. 三态门构成双向数据收发器及总线数据传输在计算机电路中 CPU ,三态门可以实现既接收数据又输出数据同时避免收发数据在时序上 的互相影响。其电路图见图表 14: 图表 14 三态门实现计算机通过数据总线双向传输数据DIR 1 = 1且 DIR 2 = 0时,数据传送方向从 X YDIR 1 = 0且 DIR 2 = 1时,数据传送方向从 Y X5. 集电极开路门总线数据收发传输利用集电极开路与非门输出“线与”的功能可以构成总线数据传输,图表 15所示电路具 有两路发送和两路接受的集电极开路门总线收发电路。图表 16是电路的部分功能表。

9、 图表 15 集电极开路门通过总线数据发送接收 图表 16 电路图部分功能表三、主要仪器设备实验三实验设备数字示波器 RIGOL DS1062E-EDU 1台三用表 1只低频信号发生器 YB1638 1台逻揖电路设计实验箱 1台实验材料(实验箱上两输入与非门 74LS00 1片两输入或非门 CD4001 1片电阻4.7K 电位器 1只100/1KW 1只实验四实验设备示波器 YB4320A 1台三用表 1只逻辑电路设计实验箱 1台实验材料(在电阻箱上74LS125 1片74LS03 1片电阻1/8W 1K 8只1/8W 5.1K5只1/8W 2.7K 4只四、 操 作方法与实验步骤实验三1.

10、验证 74LS00“与非”门的逻辑功能1. 将芯片插入实验箱的 IC 插座中2. 按图表 6连接电路, VCC 接直流 5V 电压,地端接地线3. 高电平通过 VCC 接 1K 电阻产生,低电平直接接地4. 以真值表顺序遍历输入 A,B 所有组合,测量输入端 A,B 及输出端 F 电压值,并记录5. 重复步骤 34,测量其他 3个门的逻辑关系并判断门的好坏 图表 17 与非门2. 验证 CD4001“或非”门的逻辑功能1. 将芯片插入实验箱的 IC 插座中2. 按图表 7连接电路, VCC 接直流 5V 电压,地端接地线3. 高电平通过 VCC 接 1K 电阻产生,低电平直接接地4. 以真值表

11、顺序遍历输入 A,B 所有组合,测量输入端 A,B 及输出端 F 电压值,并记录5. 重复步骤 34,测量其他 3个门的逻辑关系并判断门的好坏 图表 18 或非门3. 测量 74LS00逻辑门的传输延迟时间 tpd1. 将芯片插入实验箱的 IC 插座,注意芯片方向2. 按图表 8连接电路, VCC 接 5V 电源,地端接地线3. 将示波器接到振荡器的任何一个输入或输出端4. 调节频率旋钮,测量 V o 的波形,读出周期 T 并计算传输延迟时间图表 19 74LS004. 测量 CD4001逻辑门的传输延迟时间 tpd1. 将芯片插入实验箱的 IC 插座,注意芯片方向2. 按图连接电路, V C

12、C 接 5V 电源,地端接地线3. 将示波器接入到振荡器的输入或输出端4. 调节频率旋钮,测量 V o 的波形,读出周期 T 并计算传输延迟时间 图表 20 CD40015. 测量 74LS00传输特性与开关门电平 VON 和 VOFF1. 将芯片插入实验箱的 IC 插座2. 按图 10连接电路3. 将直流电表分别接入 A 端和与非门的输出 2Y 端4. 从 b 端往 a 端缓慢调节电位器 W ,观察 Vi ,Vo 两电压表的读数,并记录数据填入表格5. 根据表格数据画出曲线图,并求 VON 和 VOFF 图表 21 开关门电平电路图实验四1. 验证 74LS125三态门的逻辑功能1. 高阻的

13、测试方法:将控制端 EN 接高电平,输出分别接上拉电阻和下拉电阻,测量输出端 Y 的电压 图表 22 测量示意图2. 测量 74LS125的四个三态门的输入输出电压,并填入下表(表中 i =1,2,3,4 图表 23 74LS125电路图2. 用 74LS125三态门构成 1位 2选 1数据选择器1. 用 74LS125按下图连接电路2. 信号发生器 TTL out 输出方波信号加到 D 0输入端;高电平加到 D 1输入端 3. 通过 74LS00产生 S 0控制输出,用示波器监测输入输出 4. 将实验结果填入下表 图表 24 1位 2选 1数据选择器3. 用 74LS125三态门实现 1位双

14、向数据传送1. 参考下图,在实验台实现一位数据的双向传送2. 当 C = 0时, A 0 传送到 B 0; A 0 加方波, B 0 示波器观察 3. 当 C = 1时, B 0 传送到 A 0; B 0 加方波, A 0 示波器观察 4. 分别记录以上实验结果 图表 25 三态门实现 1位双向数据传送4. 验证 74LS03集电极开路门的逻辑功能分别在输出端接上拉电阻和不接上拉电阻的情况下, 测量 74LS03的一个逻辑门的逻辑关系, 并填入下表 图表 26 74LS035. 74LS03实现线与、电平转换功能按下图 VCC 接 5V ,测量输入端 A,B 及输出端 Y 的电压值,填入下表

15、若将多个相同集电极开路门的输出连在一起接上拉电阻, 则只要有输出门为低电平, 输出端 就为低电平,逻辑功能上是与的关系,称为线与若在集电极输出端通过一个电阻接高电压电源, 则可实现 TTL 与不同电平的转换, 驱动 LED 、 继电器等 图表 27 线与、电平转换功能连接示意图五、 实 验结果与分析实验三1. 与非门逻辑功能测量结果:图表 28与非门测量结果 (V为四个与非门的测量值 分析 :实验表明对于与非门,只有当输入都是高电平时输出才为低电平,这与理论分析相一致。 实验中四组数据都正常说明 74LS00所包含的四个与非门都是正常的。2. 或非门逻辑功能测量结果: 图表 29或非门测量结果

16、 分析: 实验中四组数据都正常说明 CD4001所包含的四个或非门都是正常的。3. 与非门延迟时间:T1=3.11s4. 或非门延迟时间:T2=83.67s5. 开关电平测量结果:图表 30 开关电平测量结果 图表 31 实验测得的电压传输特性曲线分析:实验测得结果与理论结果符合的很好。根据图表, 74LS00的关门电压 VOFF=0.95V,开门 电压 VON=1.30V。实验四 1.验证 74LS125 三态门的逻辑功能 图表 32 74LS125 逻辑功能测量结果 EN A L Y 上拉电阻 Y 下拉电阻 5.07 5.07 0 0 H H L H 实验结果表明接上拉电阻实现了正常的逻辑

17、功能同时提高了驱动负载能力。 而接下拉电阻三态门不能实现正常的逻辑功能。 2.测量 74LS125 的四个三态门的输入输出电压 图表 33 74LS125 输入输出电压 ENi 0 0 Ai / V 4.99 0 4.97 0 4.97 0 4.98 0 Yi / V 4.04 0 3.99 0 4.02 0 4.03 0 Yi 逻辑值 1 0 1 0 1 0 1 0 0 0 0 0 0 0 数据表明四个三态门都是正常的。 2. 用 74LS125 三态门构成 1 位 2 选 1 数据选择器 图表 34 双向数据传送测量结果 S0 0 1 D1 139.133HZ 5.10V(示波器 139.

18、420HZ 5.06V D0 5.06V Y 139.172HZ 4.19V 无频率 第 16 页/共 18 页 5.06V 4.23V 当 So 为 0 时，三态门正常导通，输出平率与输入基本相同； 当 So 为 1 时，三态门截止，没有平率输出。 3.用 74LS125 三态门实现 1 位双向数据传送 图表 35 数据选择器测量结果 C=0 C=1 Ao Bo Ao Bo 140.320HZ 140.315HZ 140.295HZ 140.275HZ 5.07V 3.76V 5.07V 1.16V 当 C=0 时图表 25 上面的两个三态门导通，下面两个截止，信号从 Ao 传输到 Bo； 当 C=1 时图表 25 上面两个三态门截止，下面两个导通，信号从 Bo 传输到 Ao。 4.验证 74LS03 集电极开路门的逻辑功能 图表 34 74LS03 集电极测量结果 接上拉电阻 A/V 5.06 5.06 0 0 B/V 5.06 0 5.06 0 Y/V 0.16 11.71 11.68 11.69 不接上拉电阻 A/V 5.05 5.05 0 0 B/V 5.05 0 5.05 0 Y/V 0 0 0 0 数据表明当接上上拉电