电子技术基础 数字部分第十四讲——第五章5小节

1、1 学习要点学习要点 利用集成逻辑门组成的组合电路加上适当的反馈电路，就可以产生具有记忆功能的器件触发器触发器不仅能作时序逻辑电路中的基本元件使用，也能独立地作为控制元件使用。典型的集成触发器按功能分类，主要有基本R-S触发器，J-K触发器，D触发器。按工艺制造结构分类，主要有TTL型和CMOS型。1.1 触发器功能描述触发器功能描述 1.触发器的工作特点触发器的工作特点 一个触发器必须具有两个输出端，这两个输出端的电平总是相反的，一个输出端为Q，另一个输出端则为。一般用Q端的电平表示触发器的状态。若Q=0，则说触发器的状态为0态;若Q=1，则说触发器的状态为1态。这两种状态的转换叫“翻转”。

2、 除了基本R-S触发器外，其它触发器，如J-K触发器，D触发器，以及由这两种触发器演变而来的T触发器，不光有控制输入信号(J，K，D，T)，还有触发信号，称之为时钟信号CP。时钟信号决定了触发器的翻转时刻，而控制输入信号决定了触发器翻转后的状态，即次态Qn+1。时钟脉冲信号的触发基本上是边缘触发，较多的D触发器是CP脉冲上升沿触发，J-K触发器多数是CP脉冲下降沿触发。(其它情况的D、J-K触发器以产品说明书为准)。T触发器的翻转时刻则看是由何种触发器演变而来的，由D触发器演变来的则是CP脉冲上升沿触发：由J-K触发器演变来的则是CP脉冲下降沿触发。描述各类触发器功能的工具是真值表、次态方程(

3、状态方程)、激励表等，但这些描述工具都不能反映时钟脉冲信号CP的作用，而只能反映在CP脉冲作用后由控制输入信号与触发器原状态(Q)所共同确定的次态。在真值表、次态方程、激励表这三种描述工具中，真值表、次态方程是要熟记的。 2.触发器分类描述触发器分类描述(1)基本R-S触发器 其逻辑符号如图1-1所示。图中的小圈“0”没有反相的功能(不同于逻辑门输入端的小圈)，只表示输入低电平信号时起作用。SD叫置1端，RD叫置0端。若其它触发器也配置了这种置0置1功能的输入端SD、RD ，则当RDSD时，其它输入信号都不起作用，由SD或RD直接按其功能置触发器状态为1态或0态。这种功能叫异步置0置1功能(或

4、叫直接置0置1功能，即表示与时钟信号不同步)。只有当SD=RD=1时，才允许其它输入信号起作用。如果某个触发器只使用这两个输入端SD、RD ，就可以当基本R-S触发器使用。表表1.1 1.1 RSRS触发器真值表触发器真值表S SD DR RD D Q Qn+1n+11 1 0 0 1 10 00 01 11 10 00 01 1不变不变不允许不允许图图1.1 RS触发器触发器QQRDSD(2)J-K触发器 其逻辑符号如图1-2所示。图中，RD 、SD是异步置0置1端。J，K是两个控制输入端，也叫激励输入端。CP是时钟触发信号，此输入端处的小圈“o”表示在CP脉冲下降沿触发。其它功能如真值表1

5、-2所示。在画J-K触发器工作波形以及分析J-K触发器组成的时序逻辑电路时，都要求熟记其真值表或其次态方程。 由J-K触发器的真值表可得次态方程J-K触发器包括主从型J-K触发器和边缘型J-K触发器。它们同是在CP脉冲下降沿触发，只是主从型J-K触发器抗干扰能力差些，工作时要求CP脉冲为窄脉冲(CP1的宽度小)，否则工作不可靠。表表1.2 1.2 JKJK触发器真值表触发器真值表J JK KQ Qn+1n+10 0 0 0 1 11 10 01 10 01 1Q Qn n0 01 1Q Qn nJ图图1.2 1.2 JKJK触发器触发器Q QQ QR RD DS SD DJ JK KCPCPQ

6、 Qn+1n+1= J = J Q Qn n + K + K Q Qn n (3)D触发器 D触发器的逻辑符号如图1-3所示，其真值表如表1-3所示。图中CP输入端处无小圈“o”，表示在CP脉冲上升沿触发。除了异步置0置1端外，只有1个控制输入端D。因此D触发器的真值表比J-K触发器的简单。D触发器的次态方程 Qn+1=D D触发器的抗干扰能力强。工作时，对CP脉冲宽度的要求没有主从J-K触发器那么苛刻。S SD DJ图图1.3 1.3 D D触发器触发器Q QQ QR RD DD DCPCP表表1.3 1.3 D D触发器真值表触发器真值表D DQ Qn+1n+10 01 10 01 1 (

7、4)T触发器 T触发器并没有独立的产品，主要由J-K触发器和D触发器转换而来。由J-K触发器转换而来的T触发器逻辑符号如图1-4(a)所示；由D触发器转换而来的逻辑符号如图1-4(b)所示。其差别就是前者是在CP脉冲下降沿触发，后者是CP脉冲上升沿触发。T触发器的真值表如表1-4所示。这种触发器特点很明显：T=0时，触发器由CP脉冲触发后，状态仍然不变。T=1时，每来一个CP脉冲触发，触发器状态就改变一次。对于T=1的这种情况下的T触发器又叫 T 触发器或叫计数触发器。由T触发器真值表可得到T触发器的次态方程； Qn+1=T Q + TQ= T Q 只要比较T触发器和J-K触发器、D触发器的次

8、态方程，就可知道T触发器是怎样由后两种触发器转换得来的。图图1.4 1.4 T T触发器触发器S SD DJQ QQ QR RD DT TCPCPS SD DJQ QQ QR RD DT TCPCP(a)(b)表表1.4 1.4 T T触发器真值表触发器真值表T TQ Qn+1n+10 01 1Q QQ Q由J-K触发器转换为T触发器 转换的目的是以J-K触发器为主体，J、K端作为内部输入端，外部只提供控制信号T。转换的实质是J、K端如何与T端连接。 比较两种触发器的次态方程可得到J= T ,K= T，因此，转换图如图1-5所示。 由D触发器转换为T触发器 转换的目的是以D触发器为主体，外部提

9、供控制信号T，转换的实质就是D端与T端及其它信号端如何连接,比较两种触发器的次态方程可得到DT Q，转换图如图1-6所示： 图图1.6 1.6 由由D D触发器组成的触发器组成的T T触发器触发器Q QQ QCPCPD DT T=1图图1.5 由由JK触发器组成的触发器组成的T触发器触发器QQCPJTK (5) T触发器 T触发器是在每个CP脉冲作用下，都会翻转。对于T触发器，当T1时，就变成了T 触发器。这种触发器非常适合于用作计数触发器。当D=Q时，原D触发器就成了T 触发器，由CP脉冲上升沿触发；而当JK1时，原J-K触发器也成了T 触发器，由CP脉冲下降沿触发。用J-K触发器、D触发器

10、构成的 T 触发器分别如图1-7(a)、(b)所示。 图图1.7 1.7 T 触发器触发器( (b)b)由由D D触发器组成触发器组成Q QQ QCPCPD D( (a)a)由由JKJK触发器组成触发器组成Q QQ QCPCPJ JK K“1”“1”1.2 触发器的激励表 触发器的真值表及次态方程都是把控制输入信号和触发器状态作为已知条件，去求次态的。而在时序逻辑电路的设计中，则常常是已知触发器原状态，指定触发器的次态，去求应该加的输入控制信号(激励信号)。激励表就是把触发器次态Qn+1当已知变量，把触发器的激励信号当函数的表格。激励表也是由各触发器的真值表推导出来的。D、T、J-K触发器的激

11、励表统一列在表1-5中. 表表1.5 1.5 D,T,JKD,T,JK触发器的激励表触发器的激励表J K J K Q Qn n Q Qn+1n+10 00 00 10 11 01 01 11 10 01 10 01 10 0 X X1 X1 XX 1X 1X 0X 0D D0 01 11 10 0T T1.3 画工作波形的要点 要熟练掌握各类触发器的工作特点，就要会画触发器的工作波形(不考虑器件的延时特性)。画工作波形时必须注意以下几点； 若提供了SD 或RD 信号，则必须首先服从RD 或SD的异步置0置1功能。若没有提供RD 、SD ，或者RD =SD =1，则要考虑其它输入信号的作用。在此

12、又要特别注意在CP=0时触发器是不能改变状态的。 J-K触发器是在CP脉冲下降沿触发，触发后的触发器状态取决于CP脉冲下降沿前一刻的J、K值，服从J-K触发器的真值表或次态方程。 D触发器是在CP脉冲上升沿触发，触发后的触发器状态取决于CP脉冲上升沿前一刻的D值，服从次态方程Qn+1=D。2 典型例题 例2-1 设主从J-K触发器的原状态为1，按照图2-1(a)所给出的J、K、CP输入波形，画出触发器Q端的工作波形。 解 此题信号K的某些跳变与CP脉冲的跳变发生在同一时刻，这是初学者容易感到疑惑的地方，所以要注意到，画Q次态波形时应看CP脉冲下降沿前一刻的脉冲下降沿前一刻的J、K值。画波形时，

13、从第1个CP脉冲开始分析，看它的下降沿前的J、K为何值，再依据J-K触发器真值表所述的功能，确定Q的次态，也就是CP脉冲下降沿触发以后Q的新状态。例如图(a)中第1个CP脉冲下降沿前一刻，J、K同为1，经CP脉冲触发后Q必然翻转，所以在第1个CP脉冲下降沿后Q由1变为0。这样分析下去，直到最后一个CP脉冲为止。故该题正确的Q端工作波形如图2-1(b)所示. 例2-2 设主从J-K触发器的原状态为0，输入波形如图2-2(a)所示，试画出Q端的工作波形。 例2-3 电路图如图2-3(a)所示，输入信号CP、RD和D如图2-3(b)所示，试画出Q1，Q2的波形。 例2-4 电路和输入波形CP、A如图2-4(a)、(b)所示，设起始状态Q1Q2=00，试画出Q1、Q2、B、C的输出波形。 例2-5 电路如图2-5(a)所示，设起始状态Q