第4章TTL电路半导体集成电路共14章ppt课件_第1页
第4章TTL电路半导体集成电路共14章ppt课件_第2页
第4章TTL电路半导体集成电路共14章ppt课件_第3页
第4章TTL电路半导体集成电路共14章ppt课件_第4页
第4章TTL电路半导体集成电路共14章ppt课件_第5页
已阅读5页,还剩47页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、2022-2-912022-2-922022-2-93VBEVBC饱和区饱和区反向工作区反向工作区截止区截止区正向工作区正向工作区( (正偏正偏) )( (反偏反偏) )( (正偏正偏) )( (反偏反偏) )CBEnpnIBICIEIE=IB+ICIBICIEIC=IB+IECBEVCESCBE2022-2-94简易简易TTLTTL与非门与非门与非门与非门ABCR1R2VCCVOB1B2T1T2两管单元两管单元TTLTTL与非门与非门2022-2-95简易简易TTLTTL与非门与非门ABCR1R2VCCVOB1B2T1T2 两管单元两管单元TTLTTL与非门工作原理与非门工作原理R1R2VC

2、CB1ABC4K4K4K4K几个假设:几个假设:1.发射极正向压降,当晶体管正向工作时,取发射极正向压降,当晶体管正向工作时,取VbeF=0.7V,而当晶体管饱和时,而当晶体管饱和时, 取取VbeS=0.7V.2.集电结正向饱和压降,取集电结正向饱和压降,取VbcF=0.60.7V。3.晶体管饱和压降,当晶体管饱和压降,当T1管深饱和时,因管深饱和时,因Ic几乎为零,取几乎为零,取VceS0.1V,其余管子取,其余管子取 VceS0.3V2022-2-96简易简易TTLTTL与非门与非门1. 1. 输入信号中至少有一个为低电平的情况输入信号中至少有一个为低电平的情况R1R2VCCB1ABC1V

3、VOL=0.3VVOL=0.3VVB1 =VBE1+VOL =0.3V+0.7V =1VVB1被嵌位在被嵌位在1VIB1=(VCC-1V)/R1 =5V-1V/4K=1mA4K4KIC1B2T2管截止管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流输出高电平时电路供给负载门的电流0.4VIOHT2管的集电结反偏,管的集电结反偏,Ic1很小,很小,满足满足IB1 Ic1,T1管深饱和,管深饱和,VOCS1=0.1V,VB2=0.4V2022-2-97简易简易TTLTTL与非门与非门2. 2. 输入信号全为高电平输入信号全为高电平R1R2VCCB1ABC1.4VVOH=5VVB1

4、 =VBC1+VBE2 =0.7V+0.7V =1.4VVB1被嵌位在被嵌位在1.4V4K4KIC1B2VOH=5VT1T1管的发射结反偏管的发射结反偏, ,集电结正偏集电结正偏, ,工作在反向有源区工作在反向有源区, ,集电极电流集电极电流是流出的是流出的,T2,T2管的基极电流为管的基极电流为: : IB2=-IC1=IB1+bIB1IB1IB2=-IC1=IB1+bIB1IB1b0.01)b0.01)IB1=(VCC-VB1)/R1 =5V-1.4V/4K=0.9mA IB20.9mAT2T2管饱和,管饱和,T2T2管的饱和电压管的饱和电压VCES=0.3VVCES=0.3V VOL=0

5、.3V2022-2-98ABCR1R2VCCVOB1B2T1T20.7VT1管工作在反向放大区管工作在反向放大区假设假设:F=20, R=0.02IB1=(VCC-VB1)/R1 =5V-1.4V/4K=0.9mA-IE1=RIB1=0.02*0.9=0.018mA-IC1=(R+1)IB1=0.918=IB2假设假设T2管工作在正向放大区管工作在正向放大区2220.9,2020 0.918BFCFBImAIImA在R2上产生的压降为18mA*4K=72V4K4K不成立不成立2022-2-99 两管单元两管单元TTLTTL与非门的静态特性与非门的静态特性电压传输特性电压传输特性VO(V)VOH

6、VOLQ1Vi(V)Q21iOVVQ1,Q2n 截止区截止区n 过渡区过渡区n 导通区导通区VOH:输出电平为逻辑输出电平为逻辑1时的最大输出电压时的最大输出电压VOL:输出电平为逻辑输出电平为逻辑0时的最小输出电压时的最小输出电压VIL:仍能维持输出为逻辑仍能维持输出为逻辑1的最大输入电压的最大输入电压VIH:仍能维持输出为逻辑仍能维持输出为逻辑0的最小输入电压的最小输入电压VILVIH2022-2-910VOHVOLVILVOHVIHVOL噪声噪声最大允许最大允许电压电压噪声噪声最小允许最小允许电压电压2022-2-911高噪声容限低噪声容限不定区不定区VIHVIL10VOHVOLVNMH

7、VNMLGate OutputGate InputVNML=VIL-VOLVNMH=VOH-VIH2022-2-912有效低电平输出有效低电平输出Vin输入低电平输入低电平有效范围有效范围0VIL有效高电平输出有效高电平输出Vout输入高电平输入高电平有效范围有效范围VIHVDD过渡区过渡区VOHVOL噪声噪声幅值VOLVIL噪声幅值 VIL-VOL高电平高电平噪声噪声幅值VIHVOH噪声幅值0.6V;0.6VVNMH=VOH-VIHVNML=VIL-VOLVNML=0.6V-0.3V=0.3V两管单元非门的噪声容限AR1R2VCCVOB1B2T1T22022-2-916简易简易TTLTTL与

8、非门与非门R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1 =VBE1+VOL =0.3V+0.7V =1VVB1被嵌位在被嵌位在1VIB1=(VCC-1V)/R1 =5V-1V/4K=1mA4K4KIC1B2T2管截止管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流输出高电平时电路供给负载门的电流0.4VIOH2. 负载能力负载能力2022-2-917 两管单元两管单元TTLTTL与非门的静态特性与非门的静态特性- -负载能力负载能力.能够驱动多少个能够驱动多少个同类负载门正常工作同类负载门正常工作NN扇出2022-2-918ABCR1R2VCCB1B2T

9、1T24K4K1. 求低电平输出时的扇出求低电平输出时的扇出解:负载电流IC=NNIILVCCVOT1T24K4KVCCVOT1T24K4K。IILN个ICIILIIL=(VCC-VBES)/R1=(5V-0.7V)/4K1.1mA)()(2222ILNOLCCOLRCBINRVVSIISSIImAISKRRVBOL9 . 0, 4,4, 3 . 0,20221设:解得:NN32022-2-919ABCR1R2VCCB1B2T1T24K4K2. 求高电平输出时的扇出求高电平输出时的扇出要求保证输出高电平要求保证输出高电平3V解:负载电流IC=NNIIHVCCVOT1T24K4KVCCVOT1T

10、24K4K。IIHN个ICIIHIIH=-IE=0.018mAVOH=VCC-ICR2 3VNN=2522253535353270.0184CHIHHIHIRN INRIRmAK252022-2-920ABCR1R2VCCVOB1B2T1T2 两管单元两管单元TTLTTL与非门的静态特性与非门的静态特性3. 直流功耗直流功耗 P=ICC*VCC静态功耗:电路导通和截止时的功耗1.空载导通电源电流 ICCL :mARVVRVVIIIOLCCBCCRRCCL1 . 2211212.空载截止电源电流 ICCH :mARVVIIBCCRCCH1 . 11113.电路 平均静态功耗:mWVIIVIPCC

11、CCHCCLCCCC8)(214K4K2022-2-921ABCR1R2VCCVOB1B2T1T2 两管单元两管单元TTLTTL与非门的瞬态特性与非门的瞬态特性延迟时间延迟时间下降时间下降时间存储时间存储时间上升时间上升时间t0t0t0 t1t2t3t4t5td=t1-t0tf=t2-t1ts=t4-t3tr=t5-t42022-2-922 平均传输延迟时间平均传输延迟时间tpd导通延迟时间导通延迟时间tPHL tPHL :输入波形上升沿的:输入波形上升沿的50%50%幅值处幅值处到输出波形下降沿到输出波形下降沿50% 50% 幅值处所需要的时间,幅值处所需要的时间,截止延迟时间截止延迟时间t

12、PLHtPLH:从:从输入波形下降沿输入波形下降沿50% 50% 幅幅值处到输出波形上升沿值处到输出波形上升沿50% 50% 幅值处所需要的时幅值处所需要的时间,间,平均传输延迟时间平均传输延迟时间tpdtpd:2t t t PHLPLHpd通常通常tPLHtPHL,tpd越小,电路的开关越小,电路的开关速度越高。速度越高。输入信号输入信号VI输出信号输出信号V0返回返回2022-2-923简易简易TTLTTL与非门的版图与非门的版图接触孔集电区基区发射区电阻电源线VCCVSS2022-2-924ABCR1R2VCCVOB1B2T1T2简易简易TTLTTL与非门的缺点与非门的缺点1.1.输入抗

13、干扰能力小输入抗干扰能力小2.2.电路输出端负载能力弱电路输出端负载能力弱3.IB23.IB2太小,导通延迟改善小太小,导通延迟改善小四管单元与非门四管单元与非门2022-2-925 典型四管单元典型四管单元TTLTTL与非门与非门ABCR1R2VCCVOB1B2T1T2T3T5R3ABCR1R2VCCVOB1B2T1T2R52022-2-926 典型四管单元典型四管单元TTLTTL与非门与非门ABCR1R2VCCVOB1B2T1T2T3T5T2管使电路低电平噪声容限管使电路低电平噪声容限VNML提高了一个结压降,因此提高了一个结压降,因此电路抗干扰能力增强。电路抗干扰能力增强。T3、T5构成

14、推挽输出又称图腾柱输出),使电路负载能力构成推挽输出又称图腾柱输出),使电路负载能力增强。增强。T5基极驱动电流增大,电路导通延迟得到改善。基极驱动电流增大,电路导通延迟得到改善。ABCR1R2VCCVOB1B2T1T2电平移位作用电平移位作用R3R41802022-2-927ABCR1R2VCCVOB1B2T1T2两管单元两管单元TTL与非门与非门u 电路抗干扰能力小电路抗干扰能力小u 电路输出端负载能力弱电路输出端负载能力弱u IB2小,导通延迟较大小,导通延迟较大四管单元四管单元TTL与非门与非门T2管的引入提高管的引入提高了抗干扰能力了抗干扰能力有源负载的引入有源负载的引入提高了电路的

15、负提高了电路的负载能力载能力ABCR1R2VCCVOB1B2T1T2T52022-2-928ABCR1R2VCCVOB1B2T1T2T5电路导通时,T2、T5饱和VO=VOL 这时,T2管的集电极和输出之间的电位差为:VC2-VO=VCES2+VBES5-VCES5VBES5=0.8VT5和D不能同时导通D起了电平移位的作用R5T32022-2-929ABCR1R2VCCVOB1B2T1T2T5R5T3R1R2VCCVOB1B2T1T2T5R5T4ABT3T3、T4管构成达林顿管,管构成达林顿管,T4管不会进入饱和区管不会进入饱和区反向时反向时T4管的基极有泄放电阻,使电路的平均管的基极有泄放

16、电阻,使电路的平均延迟时间下降延迟时间下降四管单元四管单元TTL与非门与非门五管单元五管单元TTL与非门与非门2022-2-9305 5管单元管单元TTLTTL与非门电路与非门电路输入级由多发射极晶体输入级由多发射极晶体管管T1和基极电组和基极电组R1组组成,它实现了输入变量成,它实现了输入变量A、B、C的与运算的与运算输出级:由输出级:由T3、T4、T5和和R4、R5组组成成其中其中T3、T4构成复合管,与构成复合管,与T5组成推组成推拉式输出结构。具有较强的负载能力拉式输出结构。具有较强的负载能力中间级是放大级,由中间级是放大级,由T2、R2和和R3组成,组成,T2的集电极的集电极C2和和

17、发射极发射极E2可以分提供两个相可以分提供两个相位相反的电压信号位相反的电压信号2022-2-931TTLTTL与非门工作原理与非门工作原理 输入端至少有一个接低电平0 .3V3 .6V3 .6V1V3 .6VT1T1管管:A:A端发射结导通,端发射结导通,Vb1 Vb1 = VA + Vbe1 = 1V= VA + Vbe1 = 1V,其它发射结均因反偏而截其它发射结均因反偏而截止止. .be4be3C2OHVVVV 5-0.7-0.7=3.6VVb1 =1V,Vb1 =1V,所以所以T2T2、T5T5截截止止, VC2Vcc=5V, , VC2Vcc=5V, T3T3:微饱和状态。:微饱和

18、状态。 T4T4:放大状态。:放大状态。电路输出高电平为:电路输出高电平为:5V2022-2-932 输入端全为高电平3 .6V3 .6V2.1V0 .3VT1:Vb1= Vbc1+Vbe2+Vbe5 T1:Vb1= Vbc1+Vbe2+Vbe5 = 0.7V= 0.7V3 = 2.1V3 = 2.1V因此输出为逻辑低电平因此输出为逻辑低电平VOL=0.3VVOL=0.3V3 .6V发射结反偏而集电极正偏发射结反偏而集电极正偏. .处于反向放大状态处于反向放大状态T2T2:饱和状态:饱和状态T3T3:Vc2=Vces2+Vbe51VVc2=Vces2+Vbe51V,使使T3T3导通,导通,Ve

19、3=Vc2-Vbe3=1-0.70.3VVe3=Vc2-Vbe3=1-0.70.3V,使使T4T4截止。截止。T5T5:饱和状态,:饱和状态,TTLTTL与非门工作原理与非门工作原理2022-2-933 输入端全为高电平,输入端全为高电平,输出为低电平输出为低电平 输入至少有一个为输入至少有一个为低电平时,输出为高低电平时,输出为高电平电平由此可见电路的输由此可见电路的输出和输入之间满足出和输入之间满足与非逻辑关系与非逻辑关系ABCF T1T1:反向放大状态:反向放大状态T2T2:饱和状态:饱和状态T3T3:导通状态:导通状态T4T4:截止状态:截止状态T5T5:深饱和状态:深饱和状态T2T2

20、:截止状态:截止状态T3T3:微饱和状态:微饱和状态T4T4:放大状态:放大状态T5T5:截止状态:截止状态TTLTTL与非门工作原理与非门工作原理2022-2-934TTLTTL与非门工作速度与非门工作速度存在问题:存在问题:TTL门电路工作速度相对于门电路工作速度相对于MOS较快,但较快,但由于当输出为低电平时由于当输出为低电平时T5工作在深度饱和状态,当输工作在深度饱和状态,当输出由低转为高电平,由于在基区和集电区有存储电荷出由低转为高电平,由于在基区和集电区有存储电荷不能马上消散,而影响工作速度。不能马上消散,而影响工作速度。改进型改进型TTLTTL与非门与非门 可能工作在饱和状可能工

21、作在饱和状态下的晶体管态下的晶体管T1、T2、T3、T5都用带有肖特都用带有肖特基势垒二极管基势垒二极管SBD的三极管代替,以限的三极管代替,以限制其饱和深度,提高制其饱和深度,提高工作速度工作速度2022-2-935n-epiP-SiP+P+Sn+Epn+Bn+-BLCB2022-2-936返回返回改进型改进型TTLTTL与非门与非门 增加有源泄放电路1、提高工作速度、提高工作速度由由T6、R6和和R3构构成的有源泄放电路成的有源泄放电路来代替来代替T2射极电射极电阻阻R3减少了电路的开启时间减少了电路的开启时间缩短了电路关闭时间缩短了电路关闭时间2、提高抗干扰能力、提高抗干扰能力T2、T5

22、同时导通,因同时导通,因此电压传输特性曲线此电压传输特性曲线过渡区变窄,曲线变过渡区变窄,曲线变陡,输入低电平噪声陡,输入低电平噪声容限容限VNL提高了提高了0.7V左右左右2022-2-937TTL“TTL“与非门的静态特性及主要参数与非门的静态特性及主要参数 电压传输特性电压传输特性TTL“TTL“与非门输入电压与非门输入电压VIVI与输出电压与输出电压VOVO之间的关系曲线,之间的关系曲线,即即 VO = f VO = fVIVI)截 止 区 当截 止 区 当 V I 0 . 6 V ,Vb11.3V时,时,T2、T5截止,截止,输出高电平输出高电平VOH = 3.6V线性区当线性区当0

23、.6VVI1.3V0.6VVI1.3V,0.7VV b20.7VV b21.4V1.4V时,时,T2T2导通,导通,T5T5仍截止,仍截止,VC2VC2随随Vb2Vb2升高而下降,经升高而下降,经T3T3、T4T4两级射随器使两级射随器使VOVO下降下降转折区转折区饱和区饱和区返回返回2022-2-938VILVOHVIHVOLTTL“TTL“与非门的静与非门的静态特性及主要参数态特性及主要参数 抗干扰能力噪声容限)抗干扰能力噪声容限)V IL:保证输出为标准高电平保证输出为标准高电平VOH的最大输入低电平值的最大输入低电平值VIH:保证输出为标准低电平保证输出为标准低电平VOL的最小输入高电

24、平值的最小输入高电平值低电平噪声容限低电平噪声容限V NL: V NL= V IL - VOL高电平噪声容限高电平噪声容限V NH: V NH= V IH - VOH2022-2-939TTL“TTL“与非门的静态特性及主要参数与非门的静态特性及主要参数 输入特性输入特性输入电流与输入电压之间的关系曲线,即输入电流与输入电压之间的关系曲线,即II = fVI)假定输入电流假定输入电流II流流入入T1发射极时方发射极时方向为正,反之为负向为正,反之为负1. 1. 输入短路电流输入短路电流ISDISD也叫输入低电平电流也叫输入低电平电流IILIIL)当当VIL = 0V时由输入端流出的电流时由输入

25、端流出的电流mA 4 . 1K 37 . 05RVVI 1be1CCIL前级驱动门导通时,前级驱动门导通时,IIL将灌将灌入前级门,称为灌电流负载入前级门,称为灌电流负载2. 2. 输入漏电流输入漏电流IIHIIH输入高电平电流)输入高电平电流)指一个输入端接高电平,其余输入端接低电平,经该输指一个输入端接高电平,其余输入端接低电平,经该输入端流入的电流。约入端流入的电流。约10A左右左右返回返回2022-2-940 扇入系数扇入系数Ni和扇出系数和扇出系数NO1. 1. 扇入系数扇入系数NiNi是指合格的输入端的个数是指合格的输入端的个数2. 2. 扇出系数扇出系数NONO是指在灌电流输出低

26、电平状态是指在灌电流输出低电平状态下驱动同类门的个数。下驱动同类门的个数。ILOLmaxO/IIN其中其中IOLmaxIOLmax为最大允许灌电流,为最大允许灌电流,,IIL,IIL是一个负是一个负载门灌入本级的电流(载门灌入本级的电流(1.4mA1.4mA)。)。NoNo越大,越大,说明门的负载能力越强说明门的负载能力越强返回返回TTL“TTL“与非门的外特性及主要参与非门的外特性及主要参数数2022-2-941 平均传输延迟时间平均传输延迟时间tpd导通延迟时间导通延迟时间tPHtPH:L L输入波形上升沿的输入波形上升沿的50%50%幅值处幅值处到输出波形下降沿到输出波形下降沿50% 5

27、0% 幅值处所需要的时间,幅值处所需要的时间,截止延迟时间截止延迟时间tPLHtPLH:从:从输入波形下降沿输入波形下降沿50% 50% 幅幅值处到输出波形上升沿值处到输出波形上升沿50% 50% 幅值处所需要的时幅值处所需要的时间,间,平均传输延迟时间平均传输延迟时间tpdtpd:2t t t PHLPLHpd通常通常tPLHtPHL,tpd越小,电路的开关越小,电路的开关速度越高。速度越高。一般一般tpd = 10ns40ns输入信号输入信号VI输出信号输出信号V0TTL“TTL“与非门的外特性及主要参与非门的外特性及主要参数数返回返回2022-2-942三态逻辑门三态逻辑门TSL)集电极

28、开路集电极开路TTL“TTL“与非门与非门OCOC门)门)2022-2-943集电极开路集电极开路TTL“TTL“与非门与非门OCOC门)门)10该与非门输出低该与非门输出低电平,电平,T5导通导通 TTL门输出端并联问题门输出端并联问题当将两个当将两个TTL“TTL“与非门与非门输出端直接并联输出端直接并联时:时:VccR5VccR5门门1 1的的T4T4门门2 2的的T5T5产产生一个很大的电生一个很大的电流流产生一个大电流产生一个大电流1 1、抬高门、抬高门2 2输出输出低电平低电平2 2、会因功耗过大、会因功耗过大损坏门器件损坏门器件注:注:TTLTTL输出端输出端不能直接并联不能直接

29、并联该与非门输出高该与非门输出高电平,电平,T5截止截止2022-2-944TTL与非门电路与非门电路集电极开路集电极开路TTL“TTL“与非门与非门OCOC门)门) OC门的结门的结构构RLVC集电极开路与非门集电极开路与非门OC门)门)当输入端全为高电当输入端全为高电平时,平时,T2、T5导导通,输出通,输出F为低电为低电平;平;输入端有一个为输入端有一个为低电平时,低电平时,T2、T5截止,输出截止,输出F高高电平接近电源电电平接近电源电压压VC。 OC门完成门完成“与非逻辑与非逻辑功能功能逻辑符号:逻辑符号:输出逻辑电平:输出逻辑电平:低电平低电平0.3V高电平为高电平为VC5-30V

30、)ABF 2022-2-945 OC门实现门实现“线与逻线与逻辑辑FRLVC相当于相当于“与门与门”逻辑等效符号逻辑等效符号21F FF_CDAB_CDAB 负载电阻负载电阻RL的选择的选择集电极开路集电极开路TTL“TTL“与非门与非门OCOC门)门)2022-2-946集电极开路集电极开路TTL“TTL“与非门与非门OCOC门)门) OC门应用门应用-电平转换器电平转换器OC门需外接电阻,所以电源门需外接电阻,所以电源VC可以选可以选5V30V,因此,因此OC门作为门作为TTL电路可以和其它不同类型不同电平的逻电路可以和其它不同类型不同电平的逻辑电路进行连接辑电路进行连接TTL电路驱动电路驱动CMOS电路图电路图

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论