利用ADS设计变压器用于功率放大器设计

1、利用ADS设计变压器用于功率放大器设计苏国东，赵明付，孙玲玲，文进才(杭州电子科技大学射频电路与系统教育部重点实验室,浙江 杭州 310018)Agilent&HDU微电子测试与建模联合中心*摘要：本文基于0.18um RF-CMOS工艺，以Agilent-ADS为仿真平台实现了一种工作于2.45GHz全集成的功率放大器设计，仿真结果表明ADS软件在建模和仿真分析方面表现出很好的性能。电路采用自偏置技术来缓解CMOS器件低击穿电压的限制。利用ADS-Momentum仿真软件，实现了输入、输出匹配的Transformer相对较低的插入损耗。在电源电压3V时，功率放大器功率增益为23dB，

2、输出1dB压缩点约为23dBm，对应的功率附加效率PAE可达36%，且实现了输入、输出的良好匹配。关键词： CMOS；Agilent-ADS；功率放大器；Transformer；Momentum1引言近年来，随着无线通信技术的迅速发展，对全集成的收发芯片需求越来越大。而发射机系统中的一个关键模块是射频功率放大器，从功耗方面考虑，功率放大器的功率损耗在发射机的总功耗中占有很大比例，因此实现高输出功率、高效率、高集成线性化的功率放大器显得尤为重要。但对于射频功率放大器而言，特征尺寸的减小，使得晶体管的耐压能力也急剧下降，使得采用先进的CMOS工艺实现集成化功率放大器面临着低击穿电压、低功率增益和大

3、的衬底损耗的压力和挑战。由于差分结构的功放相对单端结构功放，它降低了通过衬底耦合而对其它电路的干扰，而且其源端的虚地能够抑制源端的电感带来的增益降低等诸多优势。所以本文采用了差分结构，输入、输出采用在片的Transformer来实现一个全集成功率放大器。针对低击穿电压问题，采用了自偏置技术1缓解CMOS器件低击穿电压的限制，同时在功放输出级采用了厚栅器件提高了输出功率2。的电源电压，这就给管子的栅氧化层击穿带来危险。在设计PA时，晶体管所能承受的最高电压Vmax受到晶体管击穿电压的限制，而最小电压则受到Knee电压的限制。而功率放大器采用Cascode结构可以缓解晶体管击穿的压力，提高功率放大

4、器增益和输出电压的摆幅，从而降低对晶体管最大电流能力的要求，提高功率放大器的效率，并减小输出晶体管的尺寸。实际在共源共栅结构的放大器中，共栅晶体管是电压击穿和热载4流子效应的瓶颈。所以本文采用了自偏置Cascode结构和厚栅器件，不仅可以改善深亚微米CMOS器件的低击穿电压，同时还可以减小热载流子效应影响,如图1所示。该结构把M2管的漏端交流电压Vd2引入到栅端Vg2上，使我们在设计功放时两个MOS管尽可能有相同的最大漏栅电压。所以，在热载流子效应出现之前M2管有一个大的信号摆幅，对G2的偏置是通过Rb-Cb来实现的。图5所示为M2管的Vd2对Vg2的电压波形，其最大电压差为1.4V。与传统电

5、路的最大压差1.8V比较降低了0.4V，所以自偏置的M2管的Vdg的电压差相对传统结构的M2管降低了23%。32 自偏置技术对于功率放大器而言，标准的0.18um CMOS工艺的晶体管栅漏间的最大电源电压为2V，击穿电压大约是4V。在功放中，管子漏端的直流与交流电压之和可达到2-3倍3 Transformer设计为了耦合输出端高的输出功率，所以我们设计的Transformer不仅要有阻抗匹配的功能同时还要有尽可能低的插入损耗。尽管目前国际上流行的DAT能够很好的实现功率耦合，但是它也有不易稳定的问题。本文设计的Transformer是基于传统的四分之一波长的变压器理论，通过在输入、输出端加电容

6、的方法能够很好的实现小尺寸和低损耗的双重优势。而且输入、输出端的电容起到不同的作用，输入端的电容能够很好的降低损耗；而通过优化输出端的电容值可以调节变压器的中心频率5。本设计中的Transformer都是通过ADS-Momentum仿真的。(1)输入端Transformer设计。输入端是一个5：4的变压器，W=10,S=2.通过测试可知，该Transformer在2.45GHz处有1.7dB插损。(2）输出端Transformer设计6.该Transformer的差分初级线圈宽度为40um，间距为2.5um，次级线圈宽带为30um.由仿真结果可知该变压器在2.45GHz处只有1.54dB插损，

7、而且相位特性很好。4 功放的设计和仿真通常情况下，无线局域网系统采用了非恒包络调制方式，因此对功率放大器的线性要求较高。本功率放大器第一级工作在A类，第二级工作在AB类。A类放大模式能提供更好的线性度，而AB类放大模式比A类放大模式又具备更高的效率。采用这种方式，功率放大器可以在线性度和效率之间进行了良好的折中。图8为本文设计的功放结构示意图。电路仿真和优化采用Agilent ADS实现。图9、10、11为仿真得到的增益、输出功率和PAE随输入功率的变化曲线。由图可知，在输入功率小于0dBm的信号范围内，该功放的增益有23dB。在1dB功率增益压缩点处输出功率为23dBm，相应的PAE为36%

8、。图12显示了该放大器有良好的输入、输出匹配特性。 联系人： 赵明付 联系方式：Tel:Address: 杭州市杭州电子科技大学电子信息学院CAD所1016信箱 Postcode：3100185结论本文以Agilent-ADS仿真软件为平台，采用0.18um RF-CMOS 工艺设计了工作于2.45GHz 应用于WLAN的功率放大器电路采用自偏置技术来缓解CMOS器件低击穿电压的限制。利用ADS-Momentum仿真，实现了输入、输出匹配的Transformer相对较低的插入损耗。在电源电压3V时，功率放大器功率增益为23dB，输出1dB压缩点约为23dBm，对应的功

9、率附加效率PAE可达36%，且实现了输入、输出的良好匹配。参考文献：1 SOWLATI T, LEENAERTS D. A 2.4 GHz 0.18-m CMOS Self-Biased Cascade Power AmplifierJ. IEEE Jourcal of Solid-State Circuits. 2003. vol.36,no.8:1318-1324.2 YOO C, HUANG Q. A common-gate switched 0.9-W class-E power amplifier with 41% PAE in 0.25-um CMOSJ. IEEE Jourcal

10、 of Solid-State Circuits. 2001. vol.36：823-830.3 FALLESEN C, ASBECK P. A 1W 0.35m CMOS Power Amplifier for GSM-1800 with 45% PAEC. IEEE International Solid-State Circuits Conference.2001: 158-159.4 CHI B Y,YU Z P, SHI B X. Analysis and Design of CMOS RF Integrated CircuitsM.Beijing:Tsinghua University Press,in chinese.2007. vol.38,no2:336-343.5 Boshi Jin, Kichon Han, Jinsung Choi, Daehyun Kang, and Bumman Kim. The fully-integrated CMOS RF Power amplifier using the semilumped trasformer. MICROWAVE AND OPTICAL TECHNOLOGY LETTERS. 2008. vol.50,