版图设计工程师面试指导(1)_第1页
版图设计工程师面试指导(1)_第2页
版图设计工程师面试指导(1)_第3页
版图设计工程师面试指导(1)_第4页
版图设计工程师面试指导(1)_第5页
已阅读5页，还剩15页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、. IC版图设计 授课教师：余菲国家级精品课程国家级精品课程.版图设计工程师面试指导 教师：余菲 电子邮件： 电话：.mail：一个版图工程师的招聘要求职位描述 ：1、负责公司模拟版图全定制设计2、负责项目版图物理验证:DRC，LVS等3、负责全定制版图设计环境维护 技能描述 ： 1、精通Cadence全定制版图设计环境2、熟悉0.18，0.13，90nm工艺制程，并有实际版图流片经验3、精通后端物理验证流程 应聘人员条件： 1、2年以上工作经历2、本科以上学历（微电子、电子工程等相关工科专业）3、具有90nm工艺制程实际流片经验4、很好的团队合作精神，乐观积极的生活态度 .mail：1.请简

2、述集成电路版图设计的流程.mail：2.对比集成电路工艺所使用的工具1.cadence2.zeni3.Laker4.Tanner1.diva2.dracula3. Calibre 4. ZeniVERI .mail：3.什么是自动布局布线？ 所谓自动布局布线，就是应用EDA自动完成版图的布局布线设计。基于标准单元的数字电路设计可以采用自动布局布线，如果具备了电路的门级网标和对应的标准单元，可以用EDA完成自动布局布线（APR）工具：工具：Astro SOC encounter.mail：4.什么是latch-up效应.mail：.mail：5.什么是ESD?有几种ESD模型.mail：.mai

3、l：6.什么是天线效应，如何避免？.mail：.mail：7.什么是窄沟效应和短沟效应.mail：8.什么是增强型、耗尽型MOS.mail：9.画出或非门的版图.mail：10.画出反相器的剖面图.mail：11.什么是N阱工艺、P阱工艺、和双阱工艺？nN阱工艺：PMOS做在N阱里面，NMOS做在P衬底上面的工艺。nP阱工艺：NMOS做在P阱里面，PMOS做在N衬底上面的工艺。n双阱工艺： PMOS做在N阱里面， NMOS做在P阱里面的工艺。.mail：12.什么是SOI工艺？.mail：13.什么是做OTP片、掩膜片？两者的区别何在？ nOTP means one time program，一次性编程 MTP means multi time program，多次性编程 OTP（One Time Program）是MCU的一种存储器类型 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。 MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合； FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途； OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论