第三章组合逻辑电路Z1

1、13-1 3-1 概述概述3-23-2 组合逻辑电路分析和设计方法组合逻辑电路分析和设计方法 3-33-3 几种常用的中规模组件几种常用的中规模组件小结小结第三章 组合逻辑电路2(2) 学习常用的下列中规模集成模块的逻辑学习常用的下列中规模集成模块的逻辑功能及应用功能及应用(3) 了解电路中的竞争和冒险现象了解电路中的竞争和冒险现象(1)(1)掌握掌握分析分析和和设计设计组合电路的基本方法组合电路的基本方法加法器加法器 比较器比较器 译码器译码器 编码器编码器 选择器选择器 分配器分配器本章基本要求3概述概述数字电路就结构和工作原理而言分为：数字电路就结构和工作原理而言分为：组合逻辑电路：组合

2、逻辑电路：无记忆元件无记忆元件时序逻辑电路：时序逻辑电路：有记忆元件有记忆元件定义：定义：任何时刻的输出状态只取决于该时任何时刻的输出状态只取决于该时刻的输入状态，而与以前的状态无关。刻的输入状态，而与以前的状态无关。4组合电路组合电路输入：输入：X1、X2、Xn逻辑关系：逻辑关系：Fi = fi (X1、X2、Xn) ) i = (1 i = (1、2 2、m) )特点：特点：电路由电路由逻辑门逻辑门构成；构成；不含记忆元件；不含记忆元件；只有输入到输出的通路输出只有输入到输出的通路输出无反馈无反馈到输入的回路；到输入的回路；输出与电路输出与电路原来状态无关。原来状态无关。输出：输出：F1、

3、F2、FmX1X2Xn组合网络组合网络组合电路方框图组合电路方框图F1F2Fm5 组合电路的分析组合电路的分析 组合电路的设计组合电路的设计 组合逻辑电路中的竞争和冒险组合逻辑电路中的竞争和冒险组合电路的分析和设计组合电路的分析和设计返回返回6分析的目的：确定已知逻辑电路功能分析的目的：确定已知逻辑电路功能步骤：步骤：1. 由给定的逻辑图逐级写出逻辑关系表达式由给定的逻辑图逐级写出逻辑关系表达式2. 用逻辑代数或卡诺图对逻辑代数进行化简用逻辑代数或卡诺图对逻辑代数进行化简3. 列出输入输出真值表并得出结论，确定电路的功能列出输入输出真值表并得出结论，确定电路的功能一、组合电路的分析一、组合电路

4、的分析逻辑逻辑表达式表达式逻辑逻辑功能功能真值表真值表组合逻组合逻辑电路辑电路化简或变化简或变换逻辑表换逻辑表达式达式7A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表 因此该电路为因此该电路为少数服从多数少数服从多数电路，电路，称表决电路。称表决电路。解：（解：（1）由电路图得逻辑表达式）由电路图得逻辑表达式（2）由逻辑表达式得真值表）由逻辑表达式得真值表ACBCABACBCABF （3）功能分析：）功能分析：多数输入变量为多数输入变量为1，输出，输出F为为1；多数输入变量为多数输入变量为0，输出，输出

5、 F为为0。例例1 1 试分析右图所示逻辑电路的功能试分析右图所示逻辑电路的功能。&ABCFABBCAC8例例2 2 解：解：(1)(1)由电路图得由电路图得 表达式表达式ABCCBACBACBALCBABACBAC)()(LABC111&CBACBACBAABC9逻辑功能：逻辑功能： 三位奇偶校验电路三位奇偶校验电路 或三位判奇电路。或三位判奇电路。（2）列出）列出 真值表真值表A、B、C中一个或中一个或 三个为三个为1时，输出为时，输出为1，否则输出为否则输出为0。（3）分析功能）分析功能BAZ )(CBAL 10000111011110001110111010011100

6、10100000CBA10例例3：一个双输入端、双输一个双输入端、双输出端的组合逻辑电路如图所出端的组合逻辑电路如图所示，分析该电路的功能。示，分析该电路的功能。2323SZZZZ()()A ABB AB1CZAB逻辑功能：逻辑功能：A ABB ABABABAB解：解：半加器半加器 Z2 Z3 S B A Z1 C & & & & 1 ABABA ABB 输输 入入输输 出出ABSC000110110 01 01 00 111波形图分析法波形图分析法ABZ 1ABAZ2ABBZ3ABC ABBAS12根据要求设计出实际逻辑电路的根据要求设计出实际逻辑电路的步骤：

7、步骤：二、组合电路的设计二、组合电路的设计根据实际逻辑问题确定输入、输出变量，并定根据实际逻辑问题确定输入、输出变量，并定义逻辑状态的含义；义逻辑状态的含义；2.2.根据输入、输出的因果关系，列出真值表；根据输入、输出的因果关系，列出真值表；3.3.由真值表写出逻辑表达式，根据需要简化和变由真值表写出逻辑表达式，根据需要简化和变换逻辑表达式；换逻辑表达式；4.4.画出逻辑图。画出逻辑图。原则：原则：最简（要求所用器件的种类和数量都尽可能最简（要求所用器件的种类和数量都尽可能 少，且器件之间的连线也最少少，且器件之间的连线也最少) ) 132. SSI设计方法设计方法 以小规模集成电路为单元电路

8、以小规模集成电路为单元电路要求要求：所用集成片种类、个数最少所用集成片种类、个数最少例例CAABL1个反相器，个反相器，2个与门，个与门，1个或门个或门(至少至少 两个芯片）两个芯片）CAABCAABL4个与非门个与非门(一片一片74LS00即可）即可）1. 经典法经典法 以单个门电路为基本单元以单个门电路为基本单元要求：要求：(1) 所用门的个数最少所用门的个数最少 (2) 每个门的输入端个数均最少每个门的输入端个数均最少最简与或式最简与或式补充补充三个集成片三个集成片一个集成片一个集成片组合电路的几种设计方法组合电路的几种设计方法14使结构更紧凑，连线更少，工作更可靠，且可使设使结构更紧凑

9、，连线更少，工作更可靠，且可使设计工作量大为减少。计工作量大为减少。以后还有大规模、超大规模和可编程器件的设计，以后还有大规模、超大规模和可编程器件的设计，目前要求到中规模集成电路。目前要求到中规模集成电路。4. 在有多个输出端的电路的设计中，不能孤立地考虑在有多个输出端的电路的设计中，不能孤立地考虑每个输出函数的化简，而应综合考虑。每个输出函数的化简，而应综合考虑。即：使各输出函数中有较多的同类项，以使整体电路即：使各输出函数中有较多的同类项，以使整体电路化简。化简。如：后面要介绍的七段译码器。如：后面要介绍的七段译码器。3. MSI设计方法设计方法 以中规模集成电路为设计单元电路以中规模集

10、成电路为设计单元电路15例例4 设计三人表决电路（设计三人表决电路（A、B、C）。每人一个按键，如果）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。同意时指示灯亮，否则不亮。1. 首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义。的含义。2. 根据题意列出真值表。根据题意列出真值表。A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 真值表真值表三个按键三个按键A A、B B、C C按下时为按下时为“

11、1”1”，不按时为，不按时为“0”0”。输。输出是出是F F，多数赞成时是，多数赞成时是“1”1”，否则是否则是“0”0”。16画出卡诺图，画出卡诺图，并化简。并化简。ABC00011110010 0 1 0 0 1 1 1 ABACBCCABCABF 4. 由逻辑表达式由逻辑表达式画出逻辑图画出逻辑图& 1&AB BCF（1）与或门实现）与或门实现17CABCAB CABCAB CABCABF （2）与非门实现）与非门实现 A B C & & & & L 18实现功能：实现功能： I0 =1（ I1、I2为为X）L0 =1、 L1 = L2 =

12、0（1）依题意列真值表）依题意列真值表I0 I1 I2 L0 L1 L2 X X 1 0 00 1 X 0 1 00 0 1 0 0 11 0 0 0 0 0 0（2）写出逻辑表达式）写出逻辑表达式210210100IIILIILIL例例2 用用2输入与非门和反相器设计一个输入与非门和反相器设计一个3输入输入(I0、I1、I2)、三输出（、三输出（L0、L1、L2）的信号排队电路。）的信号排队电路。I0 =0、I1=1（I2为为X）L1 =1、 L0 = L2 =0I0 = I1 =0、 I2=1L2 =1、 L0 = L1 =019（3）变换为与非）变换为与非-与非式（与非式（2输入与非门）

13、输入与非门）（五级）（五级）11&11&1I0I1I2L0L1L2210210100IIILIILIL210210100IIILIILIL可用可用 一片一片74LS00（四（四2输入与非门）输入与非门） 一片一片74LS04（六门反相器）（六门反相器）或用或用 二片二片74LS00实现实现实现实现20例例3 3 某工厂有某工厂有A A、B B、C C三台设备，其中三台设备，其中A A和和B B的功率相的功率相等等，C C的功率是的功率是A A的两倍的两倍。这些设备由。这些设备由X X和和Y Y两台发电两台发电机供电，发电机机供电，发电机X X的最大输出功率等于的最大输出功率等于

14、A A的功率的功率，发，发电机电机Y Y的最大输出功率是的最大输出功率是X X的三倍的三倍。要求设计一个逻。要求设计一个逻辑电路，能够根据各台设备的运转和停止状态，以辑电路，能够根据各台设备的运转和停止状态，以最节约能源的方式启、停发电机。最节约能源的方式启、停发电机。 解（解（1 1）逻辑抽象。）逻辑抽象。 设备设备A、B、C运转为运转为1，不运转为，不运转为0；发电机发电机X、Y发电为发电为1，不发电为，不发电为0。21 (2) (2) 列出真值表列出真值表 (3) (3) 画出卡诺图，求输出画出卡诺图，求输出L L； 0 1 1 0 0 1 1 1 Y 0 0 0 1 1 0 1 0 A

15、 BC X 0 1 11 10 01 00 A BC 0 1 11 10 01 00 ABCCBACBAXY = AB + C 输输 入入输输 出出A B C XY000001010011100101110111001010010101011122 A B C 1 & 1 X 1 & 1 1 & & 1 1 Y 4) 4) 画出逻辑图画出逻辑图 ABCCBACBAX Y = AB + C 23例例4 4 试将试将8421BCD码转换码转换成余成余3BCD码。码。（1）真值表）真值表 8421码码 余余3码码 B3 B2 B1 B0 E3 E2 E1 E00 0

16、0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 X X X X11 1 0 1 1 X X X X12 1 1 0 0 X X X X13 1 1 0 1 X X X X14 1 1 1 0 X X X X15 1 1 1 1 X X X X（2）画卡诺图）画卡诺图B3B2B1B0000111

17、10000111100011XX1X01XX00X1E3B3B2B1B000011110000111101100XX1X10XX01X0E2B3B2B1B000011110000111100000XX0X11XX11X1E0B3B2B1B000011110000111100101XX0X00XX11X1E124000101101212022120233BEBBBBEBBBBBBBEBBBBBE（4）电路图）电路图（3 3）表达式）表达式8421BCD8421BCD码码B3B2B1B08421BCD码转换成余码转换成余3BCD码的逻辑电路码的逻辑电路余余3 3码码E1E0E2E3&111

18、&1&25（一）冒险与竞争（一）冒险与竞争1.竞争：竞争：门电路的输入信号分别经不同路径，因而在门电路的输入信号分别经不同路径，因而在不同时间到达的现象。不同时间到达的现象。2.2.冒险：冒险：由于竞争而引起电路输出发生瞬间错误现象。由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。为毛刺。三、组合电路的竞争和冒险三、组合电路的竞争和冒险AALtpd正干扰正干扰脉冲脉冲AAAL&A1G1G226（二）产生原因（二）产生原因AL1(a)非门非门50%A50%LtpHLtpLH(b)波

19、形图波形图t2pLHpHLpdtt门电路的传输延时门电路的传输延时27 G4 G2 G1 G3 A AC CB C B (a) 1 1 & & L=AC+BC ABCCACBCL1CCCBACLA=B=1在或门输入端存在经不同路径到达的互补信号，当在或门输入端存在经不同路径到达的互补信号，当有延迟时有延迟时负干扰负干扰脉冲脉冲例例1：281.代数法：代数法： 观察代数式中是否在某种输入条件下，输出中有观察代数式中是否在某种输入条件下，输出中有 、或、或 的形式，则有竞争冒险。的形式，则有竞争冒险。例如：例如：( (当当B=0B=0，C=1C=1时）时）（三）竞争与冒险的判断（三

20、）竞争与冒险的判断AAF AAFCABAFAACABAF)( (当当B=C=0B=C=0时）时）29如图所示电路的卡诺图两圈相切，故有竞争冒险。如图所示电路的卡诺图两圈相切，故有竞争冒险。ABC000111100100111100两圈相切有竞争冒险两圈相切有竞争冒险 如函数卡诺图上为化简作的圈相切，且相切处如函数卡诺图上为化简作的圈相切，且相切处又无其他圈包含，则可能有竞争冒险。又无其他圈包含，则可能有竞争冒险。2.卡诺图法：卡诺图法：ACCBF)1(BACC说明：说明：存在竞争现象只是出存在竞争现象只是出现冒险的必要条件，而非充现冒险的必要条件，而非充要条件。即：有竞争，不一要条件。即：有竞

21、争，不一定有冒险。定有冒险。30四、冒险现象的消除四、冒险现象的消除1.1.消除互补变量消除互补变量 若直接根据这个逻辑表达式组成逻辑电路，则可若直接根据这个逻辑表达式组成逻辑电路，则可能出现竞争冒险。能出现竞争冒险。例如：例如：)(CABAF AAF 因为因为B = C = 0时，时，将该式变换为将该式变换为 ，将，将AA消消掉。根据这个表达式组成逻辑电路就不会出现掉。根据这个表达式组成逻辑电路就不会出现竞争冒险。竞争冒险。 BCBAACF 31 如图所示卡诺图，只要在两圈相切处增加一个如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能消除冒险。圈（冗余），就能消除冒险。增加冗余圈克服

22、冒险增加冗余圈克服冒险CBA000111100100111100BAC000111100100111100两圈相切有冒险两圈相切有冒险 增加冗余项可以解决每次只有单个输入信号发增加冗余项可以解决每次只有单个输入信号发生变化时电路的冒险问题，却不能解决多个输入信生变化时电路的冒险问题，却不能解决多个输入信号同时发生变化时的冒险现象，适用范围有限。号同时发生变化时的冒险现象，适用范围有限。2.2.增加冗余项增加冗余项 32消除了消除了C跳变时对输出状态的影响，从而消去了竞争冒险。跳变时对输出状态的影响，从而消去了竞争冒险。 当当A= B = 1时，时， 1 & G4 G2 G1 G3 G5

23、 A A C C B LA CB CA B 1 & & 图图3.5.311G5输出为输出为1， G4输出亦为输出亦为1 ；ABCBACL 333.3.输出端并联电容输出端并联电容 L C (a) (b) Ro L 420pF 如果逻辑电路在较慢速度下工作，为了消去竞如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，其容量为争冒险，可以在输出端并联一电容器，其容量为4 420 pF20 pF之间。致使输出波形上升沿和下降沿变化之间。致使输出波形上升沿和下降沿变化比较缓慢，可对很窄的负跳变脉冲起到平波的作用。比较缓慢，可对很窄的负跳变脉冲起到平波的作用。在对

24、波形要求较严格时，应再加整形电路。在对波形要求较严格时，应再加整形电路。34编码器编码器译码器译码器数据选择器数据选择器数值比较器数值比较器算术运算电路算术运算电路35一、编码器一、编码器所谓所谓编码编码就是赋予选定的一系列二进制代码以就是赋予选定的一系列二进制代码以固定的含义。固定的含义。编码器：具有编码功能的逻辑电路。编码器：具有编码功能的逻辑电路。功能：输入功能：输入m位代码；输出位代码；输出n位位二进制二进制代码（代码（m22n）如如4线线-2线编码器：将输入的线编码器：将输入的4个状态分别编成个状态分别编成4个个2位二进制数码输出；位二进制数码输出；如如8-38-3编码器：将输入的编

25、码器：将输入的8 8个状态分别编成个状态分别编成8 8个个3 3位位二进制数码输出；二进制数码输出；如如BCD编码器：将编码器：将10个输入分别编成个输入分别编成10个个4位位8421BCD码输出。码输出。36编码器的分类：编码器的分类：普通编码器：普通编码器：任何时候只允许一个编码输入任何时候只允许一个编码输入信号有效，否则输出就会发生混乱。信号有效，否则输出就会发生混乱。优先编码器：优先编码器：允许同时输入两个以上的有效允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对优先编码器能按预先设定的优先

26、级别，只对其中优先权最高的一个进行编码。其中优先权最高的一个进行编码。编码器的与分类编码器的与分类普通编码器普通编码器优先编码器优先编码器37 Y1 Y0 I0 I1 I2 I3 4输输入入二进制码输二进制码输出出I0 I1I2I3Y1Y01000010000100001（2 2）逻辑功能表）逻辑功能表编码器的输入为高电编码器的输入为高电平有效平有效（1 1）逻辑框图）逻辑框图Y1Y000011011例例1 1 4/2 4/2线编码器线编码器321032100321032101IIIIIIIIYIIIIIIIIY38Y0Y1&1111I0I1I2I311（3 3）逻辑图）逻辑图39 2

27、 3 4 5 6 7 8 9 0 1 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A 十个按键十个按键 输出代码输出代码控制使能标志控制使能标志 例例2 2 键盘输入键盘输入8421BCD码编码器码编码器（1 1）逻辑图）逻辑图40（2 2）功能表）功能表 输输 入入输输 出出S0S1S2S3S4S5S6S7S8S9ABCDGS 111111111100000 111111111010011 111111110110001 111111101101111 111111011101

28、101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 该编码器为输入低电平有效该编码器为输入低电平有效41优先编码器优先编码器 优先编码器的提出：优先编码器的提出： 如果有两个或更多如果有两个或更多输入信号有效，将会输入信号有效，将会出现输出混乱。出现输出混乱。 必须根据轻重缓急，规定好这些外设允许必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。操作的先后次序，即优先级别。 识别多个编码请求信号的优先级别，并进行识别多个编码请求信号的

29、优先级别，并进行相应编码的逻辑部件称为优先编码器。相应编码的逻辑部件称为优先编码器。424 4 线线2 2 线优先编码器（设计）线优先编码器（设计）（1 1）列出功能表）列出功能表输输 入入输输 出出I0I1I2I3Y1Y010000010001 1010 11132133210IIIIIIIY323321IIIIIY高高低低（2 2）写出逻辑表达式）写出逻辑表达式（3 3）自己画出逻辑电路）自己画出逻辑电路43 译码是编码的逆过程，即将某个二进制码翻译成译码是编码的逆过程，即将某个二进制码翻译成特定的信号，即电路的某种状态特定的信号，即电路的某种状态。二、译码器二、译码器译码器的分类：译码器

30、的分类： 唯一地址译码器唯一地址译码器代码变换器代码变换器将一系列代码转换成与之对应将一系列代码转换成与之对应的有效信号。的有效信号。 将一种代码转换成另一种代码。将一种代码转换成另一种代码。 二进制译码器二进制译码器 二二十进制译码器十进制译码器显示译码器显示译码器常见的唯一地址译码器：常见的唯一地址译码器： 44 译码输入译码输入 译码输出译码输出 a1 a0 y0 y1 y2 y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 12位二进制译码器位二进制译码器 译码输入译码输入 译码输出译码输出 a1 a0 y0 y1 y2 y3 0 0 0

31、 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 02位二进制译码器位二进制译码器（一）（一）二进制译码器二进制译码器 二进制译码器输入输出二进制译码器输入输出满足：满足： m=2=2n译码输入：译码输入：n位位二进制二进制代码代码译码输出译码输出m位：位：一位为一位为1 1，其余为，其余为0 0或一位为或一位为0 0，其余为，其余为1 1唯一地址译码器唯一地址译码器45 x0 x1 xn-1 y0 y1 1 ny EI 使能输入使能输入 二进制二进制译码器译码器 当使能输入端当使能输入端EI为有效电平时，对应每一组输入为有效电平时，对应每一组输入代码，只有其中

32、一个输出端为有效电平，其余输出代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。端则为相反电平。 n 个输个输入端入端1个使个使能输入能输入端端EI2n个输个输出端出端（一）（一） 二进制译码器二进制译码器 4624线译码器线译码器BAEIY 1ABEIY 3BAEIY 0BAEIY 2功能表功能表输输 入入输出输出EIABY0Y1Y2Y3HHHHHLLLLHHHLLHHLHHLHLHHLHLHHHHHL47逻辑图逻辑图1&Y3&Y2&Y1&Y0EI1B1A48集成集成138译码器译码器(74LS138)G1G2B G2A A B C 1 11 1 1

33、 1 & & & & & & & & Y0 Y1Y2 Y3 Y4 Y5 Y6 Y7 1& 3 3个个输输入入端端3 3个个控控制制端端8 8个个输输出出端端4974138集成译码器功表能集成译码器功表能 输输 入入输输 出出G G1 1G G2A2AG G2B2BC CB BA AY Y0 0Y Y1 1Y Y2 2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 7H HH HH HH HH HH HH HH HH HX XH HH HH HH HH HH HH HH HH HL LH HH HH HH HH H

34、H HH HH HH HL LL LL LL LL LL LH HH HH HH HH HH HH HH HL LL LL LL LH HH HL LH HH HH HH HH HH HH HL LL LL LH HL LH HH HL LH HH HH HH HH HH HL LL LL LH HH HH HH HH HL LH HH HH HH HH HL LL LH HL LL LH HH HH HH HL LH HH HH HH HL LL LH HL LH HH HH HH HH HH HL LH HH HH HL LL LH HH HL LH HH HH HH HH HH HL L

35、H HH HL LL LH HH HH HH HH HH HH HH HH HH HL LABCY 0ABCY 1ABCY 2BACY 3ABCY 4ABCY 5ACBY 6CBAY 7一个一个3 3线线88线译码器能产生三变量函数的全部最小项。线译码器能产生三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。50 ZYXAB C74138 Y0 Y1 Y2 Y3Y4Y5 Y6Y7 &F +5V G1G2A G2B 74138工作条件工作条件 ： G1=1，G2A=G2B=0例例 用一个用一个3 3线线88线译码器实现

36、函数线译码器实现函数XYZZYXZYXZYXFABCY 0ABCY 2ABCY 4CBAY 7XYZZYXZYXZYXF 74207420YYYYYYYYF 511.数字显示系统框图数字显示系统框图显示器显示器脉冲信号脉冲信号译码器译码器驱动器驱动器计数器计数器2. 显示器显示器(1) 数码显示方式数码显示方式、字形重叠式、字形重叠式、分段式、分段式:、点矩阵式：、点矩阵式： 记分牌、广告牌记分牌、广告牌(2) 分类分类(按发光物质按发光物质)、半导体数码管、半导体数码管(LCD)、液体、液体(晶晶)显示器显示器(LED)、气体显示器、气体显示器、荧光显示器、荧光显示器（二）数字显示译码器（二

37、）数字显示译码器52(3) 分段式数码管分段式数码管每一段由一个发光二极管组成。每一段由一个发光二极管组成。分类：分类：共阳极共阳极:公共端接高电平，发光段接低电平即低电平亮。公共端接高电平，发光段接低电平即低电平亮。共阳极显示器共阳极显示器共阴极显示器共阴极显示器共阴极共阴极:公共端接低电平，发光段接高电平即高电平亮。公共端接低电平，发光段接高电平即高电平亮。 a b c d e f g vcc a b c d e f g 53abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e共阴极显示器共阴极显示器常用的是常用的是七段显示

38、器件七段显示器件547448七段显示译码器七段显示译码器ABCagb.LTRBIBI/RBO7448D输出高电平有效，用来驱动共阴极显示器。输出高电平有效，用来驱动共阴极显示器。55三、三、数据分配器数据分配器数据分配器：相当于有多个输出的单刀多掷开关，数据分配器：相当于有多个输出的单刀多掷开关，将从一个数据源来的数据分时送到多个不同的通道将从一个数据源来的数据分时送到多个不同的通道上去的逻辑电路上去的逻辑电路。 数数据据输输入入 通通道道选选择择信信号号 Y0 Y1 Y7 数据分配器示意图数据分配器示意图56例：用译码器实现数据分配器例：用译码器实现数据分配器 ABAGAAAGGGY2012

39、2212)( 数数据据输输入入 D 74138 G2A A0 A1 A2 G2B G1 D 数数据据输输出出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 地地址址 输输入入 EN 0057 在多个通道中选择其中的某一路，或多个信息中选在多个通道中选择其中的某一路，或多个信息中选择其中的某一个信息传送数据总线上。其功能与数据择其中的某一个信息传送数据总线上。其功能与数据分配器相反。分配器相反。四、四、数据选择器数据选择器A0A1D3D2D1D0W控制信号控制信号输入信号输入信号输出信号输出信号数据选择器类数据选择器类似一个多投开似一个多投开关。选择哪一关。选择哪一路信号由相应路信号由相应的一

40、组控制信的一组控制信号控制。号控制。584 4 选选 1 1 数据选择器数据选择器 B A EN 1 1 1 D0 D1 D2 D3 & 1 Y 4 4 路数据路数据输入端输入端2 2 位地址位地址码输入端码输入端使能信号输使能信号输入端，低电入端，低电平有效平有效1 1路数据输路数据输出端出端（1 1）逻辑电路）逻辑电路59（2 2）数据选择器工作原理及逻辑功能）数据选择器工作原理及逻辑功能0 0 B A EI 1 1 1 D0 D1 D2 D3 & 1 Y D0D1D2D30 11 01 1EIBADEIABDEIABDEIABDY3210 =10输输 入入输出输出使能使能

41、地址地址EIBAY 10000D0001D1010D2011D3=0功能表功能表6074LS15174LS151功能框图功能框图输输 入入输输 出出使使 能能选选 择择YWENCBAHXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD70D1D2D3D4D5D6D7DD7WYEN74LS151D6D5D4D3D2D1D0CB A61输输 入入输输 出出使使 能能选选 择择YWENCBAHXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD70D1D2D3D4D5D6D7D当当EN=0EN=

42、0时，时，Y Y表达式为表达式为: :当当EN=1EN=1时，时，Y=0Y=0，无，无效输出。效输出。 70iiiDmY624 4、数据选择器组成逻辑函数产生器、数据选择器组成逻辑函数产生器当当EN=0EN=0时，输出时，输出Y Y的表达式为的表达式为: : 控制控制D Di i ，就可得到不同的逻辑函数。，就可得到不同的逻辑函数。a a、将函数变换成最小项表达式、将函数变换成最小项表达式b b、将使能端、将使能端ENEN接低电平接低电平c c、地址信号、地址信号C C、B B、A A作为函数的输入变量作为函数的输入变量d d、数据输入、数据输入D D0 0D D7 7作为控制信号作为控制信号

43、 组成函数产生器的一般步骤组成函数产生器的一般步骤 70iiiDmY63例试用例试用8 8选选1 1数据选择器数据选择器74LS15174LS151产生逻辑函数产生逻辑函数 L = m3D3+ m5D5+ m6D6+ m7D7 L=XYZ+XYZ+XY 74LS151 X Y Z D0 D1 D2 D3 D4 D5 D6 D7 EN 0 1 XYZYXYZXL ZXYXYZZYXYZXL 解解将逻辑函数化为最小项表达式：将逻辑函数化为最小项表达式：7415174151的输出即为逻辑函数的输出即为逻辑函数L L。 D3=D5=D6=D7=1 ，D0=D1=D2=D4=0 ，当当64 能对两个能对

44、两个相同位数相同位数的二进制数进行比较，并判断的二进制数进行比较，并判断其大小的其大小的逻辑电路。逻辑电路。 11位数值比较器位数值比较器 （A A、B B都是一位二进制数）都是一位二进制数）BABAFBAFBAFBABABA五、数值比较器五、数值比较器BA10011001010101010000FABFABFA=BBFABFA=B65将两个将两个2 2 位二进制位二进制数数A A1 1 A A0 0 、B B1 1 B B0 0进进行比较：行比较： 真值表真值表 逻辑表达式逻辑表达式 逻辑图逻辑图001010100A0 B0A0 B0A0 = B0A1 = B1A1 = B1A1 = B10

45、10A1 B1FA=BFABA0 B0A1 B1输 出输 入表表4.4.24.4.2当高位（当高位（A1、B1）不相等时，无需比较低位（）不相等时，无需比较低位（A0、B0），），两个数的比较结果由高位比较的结果决定。两个数的比较结果由高位比较的结果决定。当高位相等时，两数的比较结果由低位比较的结果决定。当高位相等时，两数的比较结果由低位比较的结果决定。FAB = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A1=B1)(A0B0) A1 B1 A0 B0 1位位数数值值比比较较器器 1位位数数值值比比较较器器 A1B1

46、 A1=B1 A1B1 A0B0 A0=B0 A0B0 G1 G2 & & G3 & 1 1 FAB FA=B FAB 两位数值比较器逻辑图两位数值比较器逻辑图2.2 2.2 位数值比较器位数值比较器66多位数值比较器的设计原则多位数值比较器的设计原则 先从高位比起先从高位比起, ,高位不等时，数值的大小高位不等时，数值的大小由高位确定。由高位确定。3.3.多位数值比较器多位数值比较器 若高位相等若高位相等, ,则再比较低位数则再比较低位数, ,比较结果比较结果由低位的比较结果决定。由低位的比较结果决定。67（一）加法器的工作原理（一）加法器的工作原理 1半加器半加器

47、不考虑来自低位的进位信号，两个不考虑来自低位的进位信号，两个1位位二进制数相加给出和数和进位数的电路。二进制数相加给出和数和进位数的电路。CSBACO真值表真值表0110101101010000CSBA逻辑图逻辑图逻辑式逻辑式符号符号ABC BABABAS 六、算术运算电路六、算术运算电路=1A&BSC682.2.全加器（全加器（Full AdderFull Adder） 全加器的真值表全加器的真值表 逻辑表达式逻辑表达式1110111010011100101001110100110010100000CiSiCi-1BiAi 全加器真值表全加器真值表 全加器能进行加数、被加数和低位来的

48、进位信全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。号相加，并根据求和结果给出该位的进位信号。 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 69 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 2. 全加器（全加器（Full Adder） 全加器的真值表全加器的真值表 逻辑表达式逻辑表达式 逻辑图逻辑图采用包围采用包围0 0的方法进行化简得的方法进行化简得 ：11 iiiiiiiCACBBAC Ai Bi Ci-

49、1 1 1 1 Si Ci 1 1 & & 逻辑图逻辑图1111 iiiiiiiiiiiiiCBACBACBACBAS 图4.5.3 (b) A i B i C i - 1 C i S i C I C O 70 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 0 Si Ai 00 Bi Ci-1 Ci 0 1 01 11 10 Ai Bi Ci-1 0 1 00 01 10 11 2. 全加器（全加器（Full Adder） 全加器的真值表全加器的真值表 逻辑表达式逻辑表达式 逻辑图逻辑图1iiiiSABC11iiiiiiiCABACBC11()()iiiiiiAB

50、 CAB C1111iiiiiiiiiiiiSABCABCABCABC A i B i =1 & & & C i - 1 =1 S i C i 71由两个半加器构成一个全加器由两个半加器构成一个全加器 A i B i =1 & AB C i - 1 =1 & S i C i 半半 加加 器器 半半 加加 器器 1iiiiSABC111)(iiiiiiiiiiiiiiCBABABACBACBAC72用全加器实现用全加器实现4位二进制数相加。位二进制数相加。和进位B0CO1S0CI0A0COCIB1CO2S1A1COCIB2CO3S2A2COCIB3CO4S

51、3A3COCI四位串行进位加法器四位串行进位加法器串行进位加法器串行进位加法器特点：结构简单，运算速度较慢。特点：结构简单，运算速度较慢。 如何解决？如何解决？ 采用超前进位加法器。采用超前进位加法器。见书见书P159由低位产生的进位信号作由低位产生的进位信号作为高一位的输入信号为高一位的输入信号 进位信号逐级传递。进位信号逐级传递。（二）（二）多位加法器多位加法器CI0=073（三）减法运算电路（三）减法运算电路补码和反码的关系式补码和反码的关系式: N: N补补=N=N反反+1+1。 在实际应用中，通常是将减法运算变为加法运在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方

52、法完成减法运算。算来处理，即采用加补码的方法完成减法运算。1.1.反码和补码反码和补码这里只讨论数值码，即数码中不包括符号位。这里只讨论数值码，即数码中不包括符号位。原码原码自然二进制码自然二进制码反码反码将原码中的所有将原码中的所有0 0变为变为1 1，所有，所有1 1变为变为0 0后的代码。后的代码。反码与原码的一般关系式：反码与原码的一般关系式：N N反反= =（2 2n n 1 1） N N原原补码补码N N补补=2=2n n N N原原原码：原码：0 0 0 1 0 10 0 0 1 0 1反码：反码：1 1 1 0 1 01 1 1 0 1 01 1 1 1 1 1补码：补码：1 1 1 0 1 11 1 1 0 1 174A-B=A B+2n 2n2.由加补码完成减法运算由加补码完成减法运算=A+ 2nB 2nB补补=A+ (B反反+1)2n示意图示意图借借位位信信号号C11S3 S2 S1 S0 D3 D2 D1 D0V1111C3A01B0A1A2A3B3B2B1A0B0A1A2A3B3B1B2四位加法器四位加法器例：例： A3 A2 A1 A0 B3 B2 B1 B0AB) B反反由由B经反