基于DSP与ARM的智能配电变压器监测终端研究

1、基于DSP与ARM的智能配电变压器监测终端研究         摘 要:针对传统的配电变压器监控终端(配变监控终端)采用单一微处理器无法满足国家坚强智能电网对数据实时性和以及高精度的要求,该方案采用FPGA完成传感信号A/D控制和主从处理器电路接口设计,硬件主体采用ARM+DSP主从结构,软件部分以Linux系统为核心并且采用合理任务分配策略保证了系统的实时性。该终端具精度高、可靠性高、实时性好、价格低廉等特点,完全满足了国家坚强智能电网计划的要求。 关键词:现场可编程门阵列DSP配变监控终端坚强智能电网ARM 中

2、图分类号:TP393 文献标识码:A 文章编号:1007-9416(2011)01-0044-02 Research of intelligent distribution transformer monitor and measurement terminal by Using DSP and ARM Jiao fang-chao,Yang feng,Xin ke,Ma yuan-yuan (Information Science and Engineering College of Shan Dong Normal University,China,250014) Abstract:To

3、be aimed at traditional transformer terminal unit adopt single microprocessor can not satisfy design the request of low cost and high accuracy of the strong smart grid,the head of this project adopt FPGA to collect parameter telecommunication By using ARM+DSP master slave system,embedded Linux and r

4、easonable task-assigned strategy,the system demand for real-time and data transmission speed of network are guaranteed.The terminal is cheap,of good precision,high reliability and perfect real time. Key words:FPGA,DSP,transformer terminal,the strong smart grid,ARM 引言 配电变压器是将电能直接分配给低压用户的电力设备,其运行的各种数据

5、的实时监测是配电自动化系统的一个重要方面。配电变压器监测终端(简称配变终端)是一种置于变压器现场,通过电压互感器(PT)和电流互感器(CT)等传感器组对变压器二次测得的电气参数进行采集与控制的自动化设备。传统的配变监控终端一般是基于单处理器的设计方案,特点是结构简单,易于实现,缺点是无法实时数据完成处理;同时需要专用芯片对采集的数据根据特定的算法进行处理,因而成本高,升级维护难度大。随着国家“坚强智能电网计划”的进行,配变监控终端作为坚强智能电网中的基础设施,也必须做出相应的升级和改进来满足国家坚强智能电网对配变监控终端实时性,低成本,高精度的要求。 针对国家电网对配变监控提出的更高层次的要求

6、,本文对新型的配变监控终端进行了新的研究与开发。 1、系统整体设计方案 此次智能配变监控终端设计的整体思路是硬件主体电路部分采用基于ARM和DSP的主从结构,最前端信号采集以FPGA芯片为核心,主要完成现场传感数据信号的A/D 转换及信号提取以及产生主从处理器HPI接口电路的时序,FPGA把得到信号传给专门的DSP芯片进行相关的处理。此次设计的主要思想以模块的方式替代了原先繁琐的采样电路+专用芯片+主控CPU的繁琐设备,系统的集成化更高,易于升级和维护,大大节省了成本。同时用专门的DSP芯片对数据进行存储和分析处理,ARM处理器只是完成相关的网络传输和监控管理等任务,不再承担负载的计算任务,这

7、样做既能实现高频信号的精确采集,又能做到运算处理的实时性和与准确性,系统稳定可靠。同时考虑到配变监控终端网络化的要求,利用GPRS模块将配变终端连接到比较常用的GPRS网络,通过GPRS网络将配电变压器的相关信号传到中心服务器,得到变压器运行的参数,异常情况的报警,通过这些数据,我们可以对变压器的运行状况进行分析和预测来保证国家电网安全有序稳定的运行下去。 根据以上的描述本系统主要有以下模块构成:FPGA传感信号采集模块,ARM与DSP及其外围电路模块,ARM与DSP接口电路模块,GPRS模块。系统整体架构图如图1所示。 2、传感信号采集及通信接口设计 本部分设计是本系统设计最困难的一部分,也

8、是本系统最有特色的一部分,本文将着重介绍。 2.1 信号采集系统设计 数据采集控制由DSP通过FPGA完成现场传感数据信号的A/D转换及信号提取。由于DSP运行速度非常高,为减少DSP的等待时间,A/D换电路与DSP之间需要加数据缓冲器使相对低速的数据采集和高速芯片DSP相匹配。FPGA芯片采用选择Altera Cyclone系列的可编程逻辑芯片EP2C8Q208,该芯片具有36个M4K的RAM,可以在FPGA内部设计一个16位宽度,4kb深度的FIFO,能够完全满足本系统的缓存要求。DSP芯片采用TI公司的TMS320C6416,主要完成数字信号的分析处理功能。数据采集系统整体架构如图2所示

9、。 由于采集的现场的传感信号的幅度变化范围一般很宽,而一般的A/D转换器输入信号范围相对较窄,所以在进行A/D转换之前,被测信号必须进行处理,才能满足A/D转换的要求,因此现场传感信号在A/D转换之前必须先经过信号调理电路对信号进行预处理。传感信号通过信号调理电路后,便进入A/D转换器进行模数转换。模数转换器是数据采集系统的核心部件,直接关系到系统的系能,经过综合考虑,本系统采用Analog Devices公司的AD9288。它是双通道八位单片模拟/数字转换器,具有内部的采样保持电路,是一款低价格、低功耗、体积小易于使用的优化产品。FPGA芯片EP2C8Q208主要是为DSP提供数据的输入输出接口。FPGA向A/D的寄存器写入控制字,选择A/D的工作模式;然后FPGA内部的锁相环对输入时钟进行倍频,将倍频后的时钟送到外部的锁相环,外部锁相环产生A/D转换器的采样时钟信号,A/D转换器开始模拟信号到数字信号的转换,并将转换后的数据送入FPGA, FPGA内部电路将处理后的数据存储在FIFO中,然后把FIFO中的数据传递给DSP芯片TMS320C6421。 2.2 主从处理器接口电路设计 多处理器平台数据接口设计中,通常可采用RS232、USB、PCI、HPI、共享存储器等通信