微机原理与接口技术ch

1、中国科学技术大学电子工程与信息科学系内容8-1 概述8-2 可编程器/定时器8253一、内部结构和引脚信号二、8253的初始化编程三、8253的工作方式 四、Intel 82548-3 8253的应用举例中国科学技术大学电子工程与信息科学系81概述各种应用系统中常要求：外部实时时钟实现延时或计时；要求能对外部实现定时的三种。：1.定时由CPU执行指令序列所花费的时间来一定的时间间隔，从而达到定时的目的。优点是不需要专门的硬，缺点: 浪费了宝贵的CPU件。一般用于短延时。中国科学技术大学电子工程与信息科学系2、不可编程的硬件定时态电路或555如利用实现优点：结构简单，价格便宜缺点：定时时间和范围

2、不能由程序不够灵活。和改变，时序波形稳态td触发信号暂稳态态电路中国科学技术大学电子工程与信息科学系3. 可编程的硬件定时用可编程硬件电路实现，定时和范围由确定和改变，由CPU的时钟信号提确时间基准。的优点主要有：定时准确，灵活方便，CPU的该利用率高等。微机系统中经常使用的可编程Zilog公司： Z80CTC Intel公司：器/定时器有：Intel 8253 Intel 82535 Intel 8254Intel 82542输入频率：02MHz输入频率：05MHz 输入频率：05MHz 输入频率：010MHz中国科学技术大学电子工程与信息科学系内容8-1 概述8-2 可编程器/定时器825

3、3一、内部结构和引脚信号二、8253的初始化编程三、8253的工作方式 四、Intel 82548-3 8253的应用举例中国科学技术大学电子工程与信息科学系8-2 可编程器/定时器82538253 的主要功能：(1)具有三个的16位通道；(2) 每个(3) 每个通道可按二进制或BCD码通道有六种工作方式；(4)全部输入输出都与TTL电平兼容。8254是8253的改进型中国科学技术大学电子工程与信息科学系一、内部结构和引脚信号8253封装：24脚DIP封装内部组成：由与CPU的接口电路、内部电路以及3个结构完全器/定相同的时器CNT0CNT2（三个计数通道）所组成。中国科学技术大学电子工程与信

4、息科学系CLK0GATE0 OUT数据总线 缓冲器D7D0内部总线0RD WR ACLK1GATE读/写逻辑101OUTA1CSCLK2 GATEOUT2字寄存器2器2器1器0中国科学技术大学电子工程与信息科学系1. 数据总线缓冲器q 8253与CPU的数据总线(DD)连接的8位双 向三态缓冲器。q CPU用输入输出指令对8253进行读写操作，所有信息都通过这个缓冲器传送。2. 读/写逻辑q 8253内部操作的电路，它从系统总线上接收输入信号，然后转换成8253内部操作的各种信号。q 8253的端口地址分配如下表：中国科学技术大学电子工程与信息科学系3.器0、器1、器2器/定时器通道，每一个1

5、6位的可设q 这是三个置初值的减1器。的。每个通道q 三个通道的操作是完全两个输入引脚CLK和GATE以及一个输出引脚OUT。q 从编程的角度看，8253的结构框图如下图所示。CS A1 A0读操作（RD）写操作（WR）000001010011读器0读器1读器2无操作写写写写器0 器1 器2 字中国科学技术大学电子工程与信息科学系器的编程结构8（6）位寄存器16位初值寄存器16位减1器16位输出 锁存器中国科学技术大学电子工程与信息科学系初值寄存器可由CPU写入；寄存器及q 8253的寄存器是8位的，CPU每次写入的字中有两位（D7、D6）是选择写入哪个通道（CNT），因此可以认为，每个通道中

6、有一个6位寄存器。q 初值寄存器中存放的是CPU写入（预置）的初值。过程中，减1器的值不断减1，而初值寄存在器中的初值不变。q 输出锁存器用于写入锁存命令时锁定当前值。输由CPU读出。出锁存器的中国科学技术大学电子工程与信息科学系器的3个引脚说明：1) CLK时钟输入信号在降沿），过程中，此引脚上每输入一个时钟信号（下值减1器的2) GATE门控输入信号器工作，可分成电平种类型。和上升沿两3) OUT当一次器输出信号过程结束（值减为0），OUT引脚上将产生一个输出信号。中国科学技术大学电子工程与信息科学系4.字寄存器q 当地址信号A1A011时，字寄存器。字寄存器从数据总线上接收CPU送来的字

7、，字的D7、D6两位的编码决定寄存器中去。并由个通道的q 由寄字写入哪每个通道内的寄存器的内容决定该通道器是按二进制还是BCD数计的工作方式，选择数，并确定每个器初值的写入顺序。字格式以及各位的含义如下：中国科学技术大学电子工程与信息科学系D7D6D5D4D3D2D1D0器读写格式工作方式数制00011011器0器1 器200011011器锁存命令只读写低字节(*) 只读写高字节(*) 先读写低字节后读写高字节000001010011100101方式0方式1 方式2 方式3 方式4 方式501二进制十进制(*)注：只写入低或者高8位时，另外高或者低8位自动置为零。SC1SC0RL1RL0M2M

8、1M0BCD中国科学技术大学电子工程与信息科学系二、8253的初始化编程8253加电后的状态不确定，必须在初始化编程后才 能使用。初始化步骤和要点：字CW，再写初值N；每个通道均需写，三个通道先写的初始化不分先后顺序。CW写入A1A011端口，N写入3个器的各自端口。CW写入后一直有效，除非写入新的CW。严格按照CW规定的方式写N。16位的N必须按照先低8位， 再高8位的步骤，通过8位数据总线接口分两次写入。16位时，N0也要分两次写入。因为在16进制时，010000H；BCD码010000D。中国科学技术大学电子工程与信息科学系初始化宜“一气呵成”，为防止在初始化过程中出现用CLI指令关中断

9、，中断请求，初始化初始化结束后再开中断。注意：8253/8254属于“同步”器，所有的动作和状态变化都与输入时钟信号的周期和相位密切相关。写入的N要等经历过一个时钟信号的上升沿和一个器的初值寄存器中。（N进入下降沿，才进入初值寄存器并不意味着器一定开始工作，这与器的工作方式有关）进入初值寄存器中国科学技术大学电子工程与信息科学系关于8253锁存命令的说明在8253两种读1、直接读16位期间，如何值？值的时，值必须按照先低后高的顺序分两次读出。在两次读操作期间器仍然在值2001H。为1F01H可能出现的，例：几种解决：2、先锁存再读锁存命令：向A1A0=11端口写入S1S000x，将S1S0选中

10、的器中的值锁存到输出锁存器中。中国科学技术大学电子工程与信息科学系然后再对S1S0所寻址的端口执行两次读操作，即可读出在锁存操作发生时刻的值。关于锁存操作的进一步讨论锁存操作不影响器的正常。事实上锁存器的内器同步，收到锁存命令后“定格”。容与减1锁存结果读出后锁存器自动；若锁存后遇到重写CW或者重写N也将自动。连续两次锁存操作，第二次无效。8253一次只能锁存一个通道，也不能锁存器状态。8254的主要改进之一是增加了“ 命令，可以同时锁存2个或者3个数器的工作状态。”操作（Read-Back）器的值或者计中国科学技术大学电子工程与信息科学系三、8253的工作方式六种工作方式：1.方式0结束中断

11、2. 方式1硬件可重复触发的3. 方式2分频器4. 方式3方波发生器态触发器5.方式4触发延时选通脉冲发生器6.方式5硬件触发延时选通脉冲发生器中国科学技术大学电子工程与信息科学系1. 方式01) 基本时序波形结束中断CWN4WRN×TCLKGATE（高）OUT04321中国科学技术大学电子工程与信息科学系2) 方式0的主要特点器只计一遍，不能自动重复工作(1)当减1到零时，并不自动恢复初值重新开始计数，且OUT输出保持为高电平。只有CPU再次写入一个新的值（即使值相同也需再次写入），OUT才变为低电平，器按新写入的值重新开始。或者CPU重新对8253设置方式0字，它的OUT输出也可

12、以立即变为低电平，并等再次写入初值后重新开始。中国科学技术大学电子工程与信息科学系(2) 开始条件q CPU将N最后一个字节写入初值寄存器后的第一个CLK脉冲的下降沿（即图中用斜线标出的那个脉冲），N也被送入减1器开始减1器，。q 方式0开始号WR。的触发条件是N最后一个字节的写信(3) 在过程中，可由GATE信号暂停q 当GATE变低时，暂停（类似PAUSE）；q 当GATE变q 其工作波形又接着（从断点处继续）。中国科学技术大学电子工程与信息科学系WRCLKGATEOUT322210CWN3中国科学技术大学电子工程与信息科学系(4) 在过程中也可改变值q 在写入新的值后，器将立即按新的值重

13、新开始，即改变值是立即有效的。到0时，输出OUT变为高电平。值减1q 当按新的其工作波形。WRCLKGATE（高）OUT432210CWN4N2中国科学技术大学电子工程与信息科学系2. 方式1硬件可重复触发的1) 基本时序波形态触发器CLKGATEOUT120210WRCWN2中国科学技术大学电子工程与信息科学系在方式1，当写入CW后（WR的上升沿）的下一个CLK的下降沿，OUT输出变为高电平（若原为高电平，则保持为高电平）；在CPU写入初值后，器并不开始，直至门控信号GATE上升沿（即门控触发信号）出现， 并在其下一个CLK脉冲的下降沿，初值寄存器中的N进入减1器，同时使OUT输出变为低电平

14、，然后开始对随后的CLK脉冲进行减1。过程中，OUT一直维持为低电平，直至减1计在数到0时，OUT输出变为高电平。即由于GATE上升 沿的触发，使OUT输出端产生一个宽度为N个CLK周期的负脉冲。此后，若再次由GATE上升沿触发，则输出再次产生 一个同样宽度的负脉冲。中国科学技术大学电子工程与信息科学系2) 方式1的主要特点：(1) 若初值为N，则输出负脉冲宽度为N×TCLK。(2)到零时，可再次由GATE上升沿触发，输出同当样宽度的负脉冲，而不必重新写入初值。(3)过程中（输出负脉冲期间），可由GATE上升在初值开始重新作减1计沿再触发。并使器从数，减至0时，OUT输出变为高电平。

15、其效果是使输出负脉冲的宽度比原来加宽了。(4)过程中，CPU可改变在初值，这时过程不受影响，到零后输出变高。当再次触发时，计数器才按新输入的有效的。值。即改变值是下次中国科学技术大学电子工程与信息科学系习题：P3244中国科学技术大学电子工程与信息科学系3. 方式2N分频器（频率发生器）1) 基本时序波形CWN4WRCLKGATE40321040321043214321OUTN×TclkN×Tclk中国科学技术大学电子工程与信息科学系q 在方式2，当CPU输出字后，OUT输出为高。器将自动对输入时钟在写入CLK初值后，。过程中OUT输出为高，直至器减到1）q 在（注意：不是

16、减到0）时，OUT输出变低，经过一个CLK周期，输出恢复为高，且器将自动重新开始。q 这种方式可作脉冲速率发生器或用来产生实时时钟中断信号。中国科学技术大学电子工程与信息科学系2) 方式2的主要特点：(1)不用重新设置率的脉冲。如果值，连续周期性工作，输出固定频初值为N，则每输入N个CLK脉冲，输出一个负脉冲。负脉冲宽度为1个CLK周期，重复周期为N倍的CLK周期。(2)过程可由GATE信号。当GATE信号变低；当GATE信号又变。时，立即暂停现行初值开始重新，从(3)如果在过程中，CPU重新写入值，则对于操作周正在进行的期开始按新的无影响，而是从下一个值改变输出脉冲的频率。中国科学技术大学电

17、子工程与信息科学系4. 方式3方波发生器1) 基本时序波形WRCLKGATE（高）42424242OUT（N4时）54252542OUT（N5时）CW中国科学技术大学电子工程与信息科学系在方式3，当CPU设置为高电平，在写完数，输出保持为高。字后，OUT引脚输出变为初值N后，器就开始计如果初值N为偶数，每来一个脉冲，器减2，减2为0以后，OUT引脚变为低电平；同时自动重装初值N，再次减2成高电平，周而复始。，减2为0后，OUT引脚又变如果初值N为奇数，当OUT引脚输出高电平期间，计数器第一次是减1，然后每来一个脉冲再减2。当OUT引脚为低电平期间，器第一次减3，然后每次减2。这种方式常用来产生

18、一定频率的方波。中国科学技术大学电子工程与信息科学系2) 方式3的主要特点：(1)若初值N为偶数，则输出波形是周期为N个CLK周期的对称方波；若初值N为奇数，则输出波形是周期为N个CLK周期的基本对称矩形波，其高电平持续时间比低电平持续时间多一个CLK周期。(2)若在过程中GATE信号变低，则暂停现行计数过程，OUT引脚立即回到高电平；当GATE再次变高效，将从初值开始重新。(3)如果要求改变输出方波的频率，则CPU可在任何时候重新写入新的初值，并从下一个操作周期开始改变输出方波的频率。中国科学技术大学电子工程与信息科学系5. 方式41) 基本时序波形触发延时选通脉冲发生器N=4N=3 WR

19、CWCLKGATE323210432 10OUT 中国科学技术大学电子工程与信息科学系在方式4，当写入字后，OUT输出为高。当写入动），当初值后器即开始（触发启到0后，输出变低，经过1个CLK周期，输出又变高。方式4不能自动重复性的。，即这种方式是一次每次启动都要靠重新写入值，所以也称为“触发”。当8253工作于方式4时，可用作选通信号发生器。触发的延时中国科学技术大学电子工程与信息科学系2) 方式4的主要特点：(1)写入初值N后，经过N个CLK脉冲的延时输出一个负脉冲，负脉冲的宽度为1个CLK周期。(2)GATE为信号变低，则停止过程中GATE。若在；当GATE信号再次变（注意与方式0高，器

20、从初值开始重新的区别）。(3)若在新开始过程中改变，即改变值，则按新的值后立即有效（值重触发的特点）。中国科学技术大学电子工程与信息科学系6. 方式5硬件触发延时选通脉冲发生器1) 基本时序波形CWN4N3WRCLKGATE321321043210OUT 中国科学技术大学电子工程与信息科学系q 在方式5，设置了字后，输出为高。q 在设置了初值后，器并不立即开始计数，而是由门控信号GATE的上升沿触发启动。到0时，输出变低，经过一个CLK周期，q 当输出恢复为高，并停止。q 要等到下次门控GATE信号的触发才能再，即方式5 的是的。要等到下次门控GATE信号的触发才能再的。，即方式5的是中国科学

21、技术大学电子工程与信息科学系2) 方式5的主要特点：(1)若设置初值为N，则在门控GATE上升沿触发后，经过N+1个CLK脉冲，才输出一个负脉冲。(2)若在过程中再次出现门控GATE触发信号，则将使器从初值开始重新，但OUT输出的高电平不受影响。(3)若在过程中改变值，出现新的门控触发信号才生效。中国科学技术大学电子工程与信息科学系8253工作方式小结(1)方式2、方式4和方式5相同：输出波形都是宽度为1个CLK周期的负脉冲。 不同：方式2是自动重复工作的，而方式4需由值）触发启动，方式5需由门控GATE信（设置号触发启动。(2)方式5与方式1相同：触发信号相同不同：方式1输出波形为宽度是N个

22、CLK周期的负脉 冲；而方式5输出为宽度是1个CLK周期的负脉冲。中国科学技术大学电子工程与信息科学系(3)在6种工作，只有方式0在写入CW后输出为低，其余5种方式都是在写入CW后输出为高。(4)6种工作的任式，只有在写入。方式0、2、3、4都是写入初值后才能开始初值后，过程就开始了。而方式1和方式5在写入初值后，需由外部GATE信号的触发启动，才能开始过程。(5)6种工作，只有方式2和方式3为自动重复工作方式，其它4种方式都是续工作需要重新启动。，要继中国科学技术大学电子工程与信息科学系四、Intel 8254的改进Intel 8253的锁存命令在同一时刻只能锁存一个计数器（CNT）的状态。

23、Intel 8254的改进：值，并且无法读出器的（Read-Back）操作命令，可以同时锁存2增加了个或3个每个 出每个提高的器的值；器内部增加了一个状态寄存器，CPU可以读器的工作状态。频率，8254-2输入频率可以到达器的10MHz。8254的管脚和其它功能、命令与8253完全相同。中国科学技术大学电子工程与信息科学系（Read-Back）命令写入端口：A1A011（与CW写入端口相同）格式：1选择该通道0不锁存01锁存10锁存状态00锁存值标志值和状态D5（D4）0，锁存由D3D2D1选择的器的值（状态），D3D2D1的不同组合，可以同时锁存13个器。条件与8253相同。被锁存器的D7D

24、6D5D4D3D2D1D011CNTSTSCNT2CNT1CNT00中国科学技术大学电子工程与信息科学系若同时锁存值和状态，则从器端口第一个读出的值。是状态字节（STB）、其次读出的是STB格式D71/0：表示该器OUT引脚当前是高/低电平。D61/0：表示上次写入该器.D5D0：上次写入的CW。器的初值没有/已经进入减1D7D6D5D4D3D2D1D0OUT电平无效值RW1RW0M2M1M0BCD中国科学技术大学电子工程与信息科学系内容8-1 概述8-2 可编程器/定时器8253一、内部结构和引脚信号二、8253的初始化编程三、8253的工作方式 四、Intel 82548-3 8253的应

25、用举例中国科学技术大学电子工程与信息科学系例1：（P315）时钟信号频率为1MHz，产生以下各种定时信号： 通道0输出频率为2KHz方波方式3，初值（时间常数）N500通道1产生宽度为480us的单脉冲方式1，N480，硬件触发（没有交待清楚，此例不好）通道2采用硬件触发，输出单脉冲，时间常数为26方式5，时间常数就是延时时间，N26中国科学技术大学电子工程与信息科学系例2：8253用作脉冲信号发生器的周期性脉冲信号，其重复周期为50s，q 产生脉冲宽度为10s。q 设CLK信号频率为2MHz。8253CLK0GATE0 OUT0q 使用两个或两个以上通道产生复杂波形方式1N=20F=2MHz

26、CLK1GATE1 OUT1方式2N=1005V10µs50µs时钟中国科学技术大学电子工程与信息科学系例3：用8253实现生产流水线上的工件，每通过1000个工件，扬声器便发出频率为1000Hz的音响信号，持续时间为5秒。5V工件8253光源（中断请求）需加脉冲整型电路5V光敏电阻或光敏晶体管2MHz8255PC0扬声器5秒驱动电路时钟CNT2CLK1CNT1OUT1 GATE1OUT0CNT0CLK0 GATE0中国科学技术大学电子工程与信息科学系设计思路电路如图，利用光敏三极管或光敏电阻，使得 每通过一个工件产生一个正脉冲。根据要求，每通过1000个工件产生一个通知信初值选择999，每通过一个工件号。因此减1，当减1