VHDL文本输入设计彩灯控制器

1、实验三：VHDL文本输入设计彩灯控制器1、 系统设计要求用VHDL语言设计彩灯控制器，要求：（1） 要有多种花型变化（至少设计4种）。（2） 多种花型可以自动变化，循环往复。（3） 彩灯变换的快慢节拍可以选择。（4） 具有清零开关。2、 系统设计方案根据系统设计要求，现设计一个具有6种花型循环变化的彩灯控制器。系统设计采用自顶向下的设计方法，系统的整体组装图设计原理图如下图所示。它由时序控制模块和显示控制模块两部分组成。整个系统有3个输入信号：系统时钟信号CLK，系统清零信号CLR和控制彩灯解咒快慢的选择开关SPEED。9个输出信号LED8.0，分别用于模拟彩灯。3、 VHDL源程序（见附录）

2、（1） 时序控制模块的VHDL源程序（SX.VHD） (2) 显示控制模块的VHDL源程序（XS.VHD）（3） 彩灯控制器顶层设计的VHDL源程序（CAIDENG.VHD）4、 系统仿真（1）时序控制模块的仿真从图中可知，当复位信号CLR为高电平时，电路时钟输出CLK1清零。当复位信号CLR为低电平时，电路时钟输出开始。（2）显示控制器的仿真 从图中看出，当复位信号CLR为低电平时，显示电路在6中不同状态中转换，实现彩灯变换。（3）整个系统的仿真从图中可以看出，在复位信号CLR为低电平是，速度信号SPEED为高电平时，输出的彩灯状态变换快，当速度信号SPEED为低电平是，彩灯状态变换慢。实现

3、了控制彩灯的变换快慢。综上，本次设计实现了设计要求。5、 实验小结在前一次实验中，是用原理图输入方式设计一个简单彩灯控制器，而本次，利用VHDL语言，使得彩灯变化更加多样化。得到很好的实验效果。附录：（1）时序控制模块的VHDL源程序（SX.VHD）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SX ISPORT(SPEED: IN STD_LOGIC;CLK:IN STD_LOGIC;CLR:IN STD_LOGIC;CLK1:OUT STD_LOGIC);END SX;ARCH

4、ITECTURE ART OF SX IS SIGNAL CK:STD_LOGIC;BEGINPROCESS(CLK,CLR,SPEED) ISVARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINIF CLR='1' THENCK<='0'TEMP:="000"ELSIF(CLK'EVENT AND CLK='1')THENIF(SPEED='1')THENIF TEMP="011"THENTEMP:="000"C

5、K<=NOT CK;ELSETEMP:=TEMP+'1'END IF;ELSEIF TEMP="111"THENTEMP:="000"CK<=NOT CK;ELSETEMP:=TEMP+'1'END IF;END IF;END IF;END PROCESS;CLK1<=CK;END ART;(2)显示控制模块的VHDL源程序（XS.VHD）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY XS ISPORT(CLK1:IN STD_LOGIC;CLR: IN

6、STD_LOGIC;LED: OUT STD_LOGIC_VECTOR(8 DOWNTO 0);END ENTITY XS;ARCHITECTURE ART OF XS ISTYPE STATE IS(S0,S1,S2,S3,S4,S5,S6);SIGNAL CURRENT_STATE:STATE;SIGNAL LIGHT:STD_LOGIC_VECTOR(8 DOWNTO 0);BEGINPROCESS(CLR,CLK1) IS CONSTANT L1:STD_LOGIC_VECTOR(8 DOWNTO 0):="001001001" CONSTANT L2:STD_LO

7、GIC_VECTOR(8 DOWNTO 0):="010010010" CONSTANT L3:STD_LOGIC_VECTOR(8 DOWNTO 0):="011011011" CONSTANT L4:STD_LOGIC_VECTOR(8 DOWNTO 0):="100100100" CONSTANT L5:STD_LOGIC_VECTOR(8 DOWNTO 0):="101101101" CONSTANT L6:STD_LOGIC_VECTOR(8 DOWNTO 0):="110110110"

8、; BEGINIF CLR='1'THENCURRENT_STATE<=S0;ELSIF(CLK1'EVENT AND CLK1='1') THENCASE CURRENT_STATE ISWHEN S0=>LIGHT<="ZZZZZZZZZ"CURRENT_STATE<=S1;WHEN S1=>LIGHT<=L1;CURRENT_STATE<=S2;WHEN S2=>LIGHT<=L2;CURRENT_STATE<=S3;WHEN S3=>LIGHT<=L3;C

9、URRENT_STATE<=S4;WHEN S4=>LIGHT<=L4;CURRENT_STATE<=S5;WHEN S5=>LIGHT<=L5;CURRENT_STATE<=S6;WHEN S6=>LIGHT<=L6;CURRENT_STATE<=S1;END CASE;END IF;END PROCESS;LED<=LIGHT;END ARCHITECTURE ART;（3）彩灯控制器顶层设计的VHDL源程序（CAIDENG.VHD）LIBRARY IEEE;ENTITY CAIDENG ISPORT(CLK,CLR,SPE

10、ED:IN STD_LOGIC;LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0);END ENTITY CAIDENG;ARCHITECTURE ART OF CAIDENG ISCOMPONENT SX ISPORT(SPEED:IN STD_LOGIC;CLK:IN STD_LOGIC;CLR:IN STD_LOGIC;CLK1:OUT STD_LOGIC);END COMPONENT SX;COMPONENT XS ISPORT(CLK1:IN STD_LOGIC;CLR:IN STD_LOGIC;LED:OUT STD_LOGIC_RECTOR(8 DOWNTO

11、 0);END COMPONENT XS;SIGNAL S:STD_LOGIC;BEGINU1:SX PORT MAP(SPEED,CLK,CLR,S);U2:XS PORT MAP(S,CLR,LED);END ARCHITECTURE ART;实验二：原理图输入设计彩灯控制器1、 实验目的熟悉利用MAX+plus II的原理图输入方法，设计简单组合电路，掌握EDA设计的方法，并通过一个简单彩灯控制器电路的设计掌握利用EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，并仿真验证自己的设计项目。2、 实验设计要求利用数字电路，在新建.gdf文件中，绘制简单的彩灯控制原理图。实现16灯，依次闪烁。对原理图编译、综合、适配、仿真。3、 实验过程（1）原理图输入如下图，利用74161和74138以及逻辑门实现彩灯电路。图1 彩灯控制输入原理图（2） 波形仿真波形仿真如图2，从图中可以看出，当en信号为高电