微机习题(含答案)

1、第一章 计算机基础知识一、单项选择题1.若十进制数为132.75，则其十六进制数为（ B ） A.21.3 B.84.C C.4.6 D.62.若补11111，则其十进制真值为（ C ） A.-31 B.-15 C.-1 D.313.已知X=78,Y=-83则X+Y补=（ C ）A.0F5H B.0A1H C.0FBH D.65H4.已知X补=98H, 则X补/2=（ A ）A.0CCH B.4CH C.49H D.31H二、填空题1.（35）10 = （23）16。2.（15）10 = （1111）2。3. 计算机的存储容量1KB = （1024）Byte。4. 计算机的存储容量1MB =

2、（1024）KB。5. 计算机的存储容量1GB = （1024）MB。6电子计算机主要由 ( 运算器 ) 、( 控制器 ) 、 ( 存储器 ) 、 ( 输入设备 ) 和 ( 输出设备 )五部分组成。7 ( 运算器 ) 和 ( 控制器 ) 集成在一块芯片上，被称作CPU。8总线按其功能可分 ( 数据总线 ) 、( 地址总线 ) 和 ( 控制总线 ) 三种不同类型的总线。三、简答题1简述微处理器、微计算机及微计算机系统三个术语的内涵。答：微处理器是微计算机系统的核心硬件部件，它本身具有运算能力和控制功能，对系统的性能起决定性的影响。微处理器一般也称为CPU；微计算机是由微处理器、存储器、I/O接口

3、电路及系统总线组成的裸机系统。微计算机系统是在微计算机的基础上配上相应的外部设备和各种软件，形成一个完整的、独立的信息处理系统。三者之间是有很大不同的，微处理器是微型计算机的组成部分，而微型计算机又是微型计算机系统的组成部分。2什么叫总线？为什么各种微型计算机系统中普遍采用总线结构？答：总线是模块与模块之间传送信息的一组公用信号线。总线标准的建立使得各种符合标准的模块可以很方便地挂在总线上，使系统扩展和升级变得高效、简单、易行。因此微型计算机系统中普遍采用总线结构。3微型计算机系统总线从功能上分为哪三类？它们各自的功能是什么？答：微型计算机系统总线从功能上分为地址总线、数据总线和控制总线三类。

4、地址总线用于指出数据的来源或去向，单向；数据总线提供了模块间数据传输的路径，双向；控制总线用来传送各种控制信号或状态信息以便更好协调各功能部件的工作。第二章 80X86微处理器的结构一、填空题18086/8088 CPU执行指令中所需操作数地址由 EU 计算出 16 位偏移量部分送 ( BIU ) ，由( BIU ) 最后形成一个( 20 )位的内存单元物理地址。28086/8088 CPU在总线周期的T1 时刻，用A19/S6A16/S3 输出( 20 ) 位地址信息的最高( 4 )位，而在其他时钟周期，则输出( 状态 ) 信息。38086/8088 CPU复位后，从( 0FFFF0H )

5、单元开始读取指令字节，一般这个单元在 ( ROM )区中，在其中设置一条( 跳转 )指令，使CPU对系统进行初始化。48086系统的存储体系结构中，1MB存储体分(2 )个库，每个库的容量都是(512K)字节，其中和数据总线D15D8相连的库全部由( 奇地址 ) 单元组成，称为高位字节库，并用( )作为此库的选通信号。58086/8088系统中，可以有( 64K )个段起始地址，任意相邻的两个段起始地址相距( 16 ) 个存储单元。6用段基值及偏移量来指明内存单元地址的方式称为( 逻辑地址 ) 。7通常8086/8088 CPU中当EU执行一条占用很多时钟周期的指令时，或者在多处理器系统中在交

6、换总线控制时会出现( 空闲 ) 状态。88086 CPU使用( 16 ) 根地址线访问I/O端口，最多可访问( 64K ) 个字节端口，使用 ( 20 )根地址线访问存储单元，最多可访问( 1M ) 个字节单元。9CPU取一条指令并执行该指令的时间称为( 指令 )周期，它通常包含若干个 (总线) 周期，而后者又包含有若干个( 时钟 ) 周期。二、单项选择题1某微机最大可寻址的内存空间为16MB，其CPU的地址总线至少应有（B）条。A26 B28 C20 D22 28086/8088 CPU的RESET引脚至少应维持（A）个时钟周期的正脉冲宽度才能有效复位。A4 B. 5 C2 D33当RESE

7、T信号进入高电平状态时，将使8086/8088 CPU的（D）寄存器初始化为0FFFFH。ASS BDS CES DCS48086/8088 CPU 与慢速存储器或I/O 接口之间进行数据传输，为了使传送速度匹配，有时需要在（C）状态之间插入若干等待周期TW。AT1 和T2 BT2 和T3 CT3 和T4 D随机58086/8088 CPU中标志寄存器的主要作用是（ D ）。A检查当前指令的错误 B纠正当前指令执行的结果与错误C决定是否停机 D产生影响或控制某些后续指令所需的标志68086最小模式下的存储器读周期中地址锁存发生在总线周期的（ A ）时刻。AT1 BT2 CT3 DT47指令指针

8、IP的作用是（ A ）。A保存将要执行的下一条指令的地址B保存CPU要访问的内存单元地址C保存运算器运算结果内容D保存正在执行的一条指令88086CPU有两种工作模式，最小模式的特点是（ A ）。ACPU提供全部控制信号 B由编程进行模式设定 C不需要8282收发器 D需要总线控制器8288三、简答题18086/8088 CPU 分为哪两个部分？如何协调工作？答：EU是执行部件，主要的功能是执行指令和形成有效地址。BIU是总线接口部件，与片外存储器及I/O接口电路传输数据，主要功能是形成实际地址、预取指令和存取操作数。EU经过BIU进行片外操作数的访问，BIU为EU提供将要执行的指令。EU与B

9、IU可分别独立工作，当EU不需BIU提供服务时，BIU可进行填充指令队列的操作。28086/8088 CPU的地址总线有多少位？其寻址范围是多少？答：8086/8088 CPU的地址总线共20 位，最大可寻址1MB空间。38086/8088 CPU使用的存储器为什么要分段？怎么分段？答：8086/8088为16位CPU，其内部的ALU、相关的地址寄存器（如SP、IP以及BX、BP、SI、DI）等都是16位的，因而对存储器地址的处理也只能是16位操作，即8086/8088的直接寻址能力在64KB范围内。而实际上8086/8088有20条地址线，它的最大寻址空间为1MB。这就产生了一个矛盾，即如何

10、用16位的地址寄存器去表示一个20位的存储器物理地址？实际使用的解决办法是：将1MB大小的存储空间分为若干“段”，每段不超过64KB。这样，一个20位的物理地址就可以用“16位段基址：16位偏移量”的形式（称为逻辑地址）来表示了，其中段地址存放在8086/8088的段寄存器中。48086/8088 CPU 中有几个通用寄存器？有几个变址寄存器？有几个指针寄存器？通常哪几个寄存器亦可作为地址寄存器使用？答：8086/8088 CPU 中共有：8个16位的通用寄存器AX、BX、CX、DX 、BP、SP、SI、DI；2个变址寄存器SI、DI；2个指针寄存器BP、SP；其中BX、BP、SI、DI 亦可

11、作地址寄存器。5Intel 8086与8088有何区别？答：8086与8088的区别主要表现在以下几个方面：第一、8086的指令队列可以容纳6个字节，每个总线周期在存储器中取出2个字节指令代码填入队列。而8088只能容纳4个字节，且每个总线周期只能取出1个字节指令代码。第二、8086外部数据总线宽度为16位，8088外部数据总线宽度只有8位。注意：8086和8088外部数据总线的宽度不同将导致扩展主存储器及输入/输出接口时系统地址线和数据线连接方式的不同。第三、其他不同的引脚定义：（1）AD15AD0，在8086中为地址/数据复用，而在8088中AD15AD8 改为A15A8只作地址线用；（2

12、）34、28号引脚定义不同。68086/8088CPU工作在最小模式时：当CPU访问存储器时，要利用哪些信号？当CPU访问外设接口时，要利用哪些信号？答：8086/8088 CPU工作在最小模式时，若访问存储器，需用到以下信号：、ALE、DEN、READY、AD0AD15、A19/S6A16/S3。若访问外设，需用到以下信号：、ALE、DEN、READY、AD0AD15。7试指出下列运算后的各个状态标志，并说明进位标志和溢出标志的区别：（1）1278H3469H答：CF=0 AF=1 ZF=0 SF=0 OF=0 PF=1（2）54E3H27A0H答：CF=0 AF=0 ZF=0 SF=0 O

13、F=0 PF=0（3）3881H3597H答：CF=0 AF=0 ZF=0 SF=0 OF=0 PF=1（4）01E3H01E3H答：CF=0 AF=0 ZF=1 SF=0 OF=0 PF=1其中，进位标志CF 用于判别无符号数运算是否超出数的表示范围，而溢出标志OF 用于判别带符号数运算是否超出数的表示范围。奇偶标志PF 只能判断结果低8 位中“1”的个数为奇数还是偶数。8什么是逻辑地址？什么是物理地址？它们之间有什么联系？各用在何处？答：逻辑地址由两个16 位的部分即段基址和偏移量组成，一般在程序中出现的地址都表示为逻辑地址形式；物理地址是一个20 位的地址，它是唯一能代表存储空间每个字节

14、单元的地址，一般只出现在地址总线上。由于8086/8088CPU 中的寄存器只有16 位长，所以程序不能直接存放20 位的物理地址，而必须借助逻辑地址，即用两个16 位的寄存器来表示物理地址。他们之间的关系是：物理地址段基址*16偏移量；另外，一个物理地址可对应多个逻辑地址。9设现行数据段位于存储器0B0000H0BFFFFH 单元，DS 段寄存器内容为多少？答： DS 段寄存器内容为0B000H。10在8086中，逻辑地址、偏移地址、物理地址分别指的是什么？ 答：逻辑地址是在程序中对存储器地址的一种表示方法，由段基址和段内偏移地址两部分组成，都是16位的二进制代码，如1234H：0088H。

15、偏移地址是指段内某个存储单元相对该段首地址的差值。物理地址是8086芯片引线送出的20位地址码，物理地址=段基址*16+偏移地址，用来指出一个特定的存储单元。11给定一个存放数据的内存单元的偏移地址是20C0H，（DS）=0C0E0H，求出该内存单元的物理地址。答：物理地址：0C2EC0H。128086/8088为什么采用地址/数据引线复用技术？答：考虑到芯片成本和体积，8086/8088采用40条引线的封装结构。40条引线引出8086/8088的所有信号是不够用的，采用地址/数据线复用引线方法可以解决这一矛盾，从逻辑角度，地址与数据信号不会同时出现，二者可以分时复用同一组引线。13怎样确定8

16、086的最大或最小工作模式？ 答：引线的逻辑状态决定8086的工作模式，引线接高电平，8086被设定为最小模式，引线接低电平，8086被设定为最大模式。148086基本总线周期是如何组成的？答：基本总线周期由4个时钟(CLK)周期组成，按时间顺序定义为T1、T2、T3、T4。15在基于8086的微计算机系统中，存储器是如何组织的？存储器是如何与处理器总线连接的？信号起什么作用？答：8086为16位微处理器，可访问1M字节的存储器空间；1M字节的存储器分为两个512K字节的存储体，分别命名为偶存储体和奇存储体；偶体的数据线连接D7D0，“体选”信号接地址线A0；奇体的数据线连接D15D8，“体选

17、”信号接信号；A0信号有效时允许访问偶体中的低字节存储单元，信号有效时允许访问奇体中的高字节存储单元，实现8086的低字节访问、高字节访问及字访问。16有一个由20个字组成的数据区，其起始地址为610AH:1CE7H。试写出该数据区首末单元的实际地址PA。首单元地址：610A0H+1CE7H=62D87H末单元地址：62D87H27H=62DAEH17有两个16位的字31DAH、5E7FH，它们在8086系统存储器中的地址为00130H和00135H，试画出它们的存储器示意图。地址内容00130H0DAH00131H31H00132H00133H00134H00135H7F00136H5E18

18、试说明8086CPU的控制引脚ALE的作用。答：8086的低位地址线与数据线复用，为保证地址线维持足够的时间，需使用ALE信号将低位地址线通过锁存器保存，以形成系统地址总线。第三章 80X86微处理器的指令系统一、选择题1.MOV AX,ES:1000H 源操作数的寻址方式是（ B ）A.立即寻址 B.直接寻址 C.变址寻址 D.基址寻址 2.MOV AX,ES:COUNTDI 源操作数的寻址方式是（ C ）A.基址寻址 B.立即寻址 C.变址寻址 D.基址变址寻址 3.MOV DX,COUNTBPDI的源操作数的寻址方式是（ D ）A.变址寻址 B.基址寻址 C.直接寻址 D.基址变址寻址4

19、.下列寄存器组中在段内寻址时可以提供偏移地址的寄存器组是( B )A.AX，BX，CX，DX B.BX，BP，SI，DI C.SP，IP，BP，DX D.CS，DS，ES，SS5.下列四组寄存器中，属于通用寄存器的是（ A ）AAX，BX，CX，DX BSP，BP，IP CSI，DI，FLAGS D上属三者都是6.指令指针寄存器是（A）AIPBSP CBP DBX7.指令MOV BX,MASKBP,若MASK=3500H,SS=1200H,DS=1000H,BP=1000H,那么物理地址为（B） A17500H B16500HC14500H D13500H 8.指令MOV AX,COUNTBX

20、，若COUNT=0400H,SS=1200H,DS=1000H,BX=5000H，那么物理地址为（C） A17400H B17000HC15400H D14500H9.8086/8088系统中，存储器是分段组织的，存储器物理地址计算式是（B）A段地址+偏移地址 B段地址*10H+偏移地址C段地址*16H+偏移地址 D段地址+10H*偏移地址10.当程序顺序执行时，每取一条指令语句，IP指针增加的值是（ D ）。A1 B2 C3 D由指令长度决定的11.下列属于合法的指令是（ D ）AMOV DS，ES BMOV SI，DI CMOV AX，BL DMOV DI，BL12下列传送指令中有语法错误

21、的是( A )。AMOV CS,AXBMOV DS,AXCMOV SS,AXDMOV ES,AX13当执行指令ADD AX，BX后，若AX的内容为2BA0H，设置的奇偶标志位PF1，下面的叙述正确的是（D）A表示结果中含1的个数为偶数B表示结果中含1的个数为奇数C表示该数为偶数D表示结果中低八位含1的个数为偶数14.下面指令执行后，改变AL寄存器内容的指令是( D )。 ATEST AL，02H BOR AL，AL CCMP AL，BL DAND AL，BL15.与MOV BX，OFFSET VAR指令完全等效的指令是( D )。 AMOV BX，VAR BLDS BX，VAR CLES BX

22、，VARDLEA BX，VAR16.将DX的内容除以2，正确的指令是（C）。 ADIV 2BDIV DX，2CSAR DX，1DSHL DX，11为使CX=-1时，转至MINUS而编制了一指令序列，其中错误的序列是( C )。A.NC CX JZ MINUSB.SUB CX，OFFFFH JZ MINUSC.AND CX，OFFFFH JZ MINUSD.XOR CX，OFFFFH JZ MINUS18. 下面指令执行后，改变AL寄存器内容的指令是( D )。 A、TEST AL，02H B、OR AL，AL C、CMP AL，BL D、AND AL，BL19堆栈指针SP的内容是（B）A.栈顶

23、单元内容B.栈顶单元地址C.栈底单元内容D.栈底单元地址20. 执行指令PUCH CX后堆栈指针SP自动（C）A.+1B.不操作C.-2D.-1二、填空题1若DS=0F3EH，SI=2000H，COUNT=0A8H，指令MOV AX，（SI+COUNT）中，源操作数的有效地址EA为（20A8H ），其物理地址为（11488H）。2如JMP指令采用段间间接寻址，那么由4个相邻字节单元中存放有转移地址，其中前两个字节存放的是（ IP），而后两个字节存放的是（CS）。3已知AX=0FF60H，CF=1 MOV DX，96XOR DH，0FFHSUB AX，DX执行上述指令序列后，AX=（0），CF=

24、（0）。4设寄存器AL，BL，CL中内容均为76H，XOR AL，0FHAND BL，0FHOR CL，0FH执行上述指令序列后，AL=（79H ），BL=（06H ）CL=（7FH）。5执行下面指令序列后，结果是( AX=0FF82H )。 MOV AL，82HCBW6. MOV AX，7896HADD AL，AH上述指令执行后，标志位CF和OF的值是（ CF=1，OF=0 ）。 7测试AL寄存器，如果最高位和最低位同时为0，则转L0，如果最高位和最低位只有一个为1，则转L1，如果最高位和最低位同时为1，则转L2，画出流程图，并写出程序段。答：参考ROL AL,1AND AL,3JZ L0S

25、UB AL,3JZ L3 JMP L2第四章 汇编语言程序设计一、选择题1.编写分支程序，在进行条件判断前，可用指令构成条件，其中不能形成条件的指令有( D )。A、CMPB、SUBC、ANDD、MOV2. 测试BL寄存器内容是否与数据4FH相等，若相等则转NEXT处执行，可实现的方法是（ B）。A. TEST BL，4FH JZ NEXT B. XOR BL，4FH JZ NEXT C. AND BL，4FH JZ NEXT D. OR BL，4FH JZ NEXT二、填空题1下列程序段将AX中值乘以9，请将程序填写完整（1）_ MOV CL，3（2）_ POP BXADD AX，BX答：（

26、1）PUSH AX（2）SHL AX，CL2MOV BL，64HMOV CL，03HXOR AX，AXAGAIN：ADD AL，BLADC AH，0DEC CLJNZ AGAIN问：（1）该程序段完成的功能是：将AX内容乘3送BX中 （2）AX=( 012CH )。3设AX，BX中的数一个为正数，一个为负数，下面程序段完成将正数送到PLW单元中存放，请将程序中所缺指令语句补上。TEST AX，8000H （JE K1或JZ K1）MOV PLW，BX JMP DONE K1：（MOV PLW，A）DONE：4下面程序段是判断寄存器AH和AL中第3位是相同，如相同，AH置0，否则AH置全1。试把

27、空白处填上适当指令。（XOR AH，AL）AND AH，08H（ JE ZERO）MOV AH，OFFHJMP NEXTZERO：MOV AH，0NEXT：5下列程序段求数组ARRAY的累加和。请将程序填写完整。ARY DW 45H，68H，0ABC1H，9600H；共10项COUNT DW 10（1）_ MOV CX，COUNTXOR AX，AXAGAIN：ADD AX，SIADD SI，2（2）_答：（1）LEA SI，AKY（2）LOOP AGAIN三、编程题1. 试编写一个汇编语言程序，要求对键盘输入的小写字母用大写字母显示出来。答： BEGIN：MOV AH，1INT 21HCMP

28、AL，aJB STOPCMP AL，zJA STOPSUB AL，20HMOV DL，ALMOV AH，2INT 21HJMP BEGINSTOP：RET2. 在给定个数的数中寻找最大值，放至指定的存储单元。参考程序： DATASEGMENTBUFFERDB2,4,3,6,1,5COUNT DW6MAX DB?DATAENDSCODESEGMENTASSUME CS:CODE,DS:DATASTART:MOV AX, DATAMOV DS, AXMOV CX, COUNTLEA BX, BUFFERMOV AX, BXINC BXDEC CXAGAIN:CMP AX, BXJGE NEXTMO

29、V AX, BXINC BXNEXT: INC BXLOOP AGAINCODEENDSEND START第五章 内存储器及其接口一、选择题1下列（B）不是半导体存储器芯片的性能指标。A. 存储容量 B. 存储结构 C. 集成度 D. 最大存储时间2高速缓存由（B）构成。A. SRAM B. DRAM C. EPROM D. 硬磁盘3由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。A. 2 B. 8 C. 32 D. 164安排2764芯片内第一个单元的地址是1000H，则该芯片的最末单元的地址是（D）。A. 1FFFH B. 17FFH C.

30、27FFH D. 2FFFH5一片容量为8KB的存储芯片，若用其组成1MB内存，需（ C ）片。A. 120 B. 124 C. 128 D. 1326在多级存储体系结构中，Cache-主存结构主要用于解决（ D ）的问题。A. 主存容量不足 B. 主存与辅存速度不匹配 C. 辅存与CPU速度不匹配 D. 主存与CPU速度不匹配二、填空题1在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是 Cache 存储器，它是由 ( DRAM )类型的芯片构成，而主存储器则是由( SRAM )类型的芯片构成。2将存储器与系统相连的译码片选方式有 ( 线选法 )、( 部分地址译码法 )和 (

31、全地址译码法 )。3若存储空间的首地址为1000H，存储容量为1K×8、2K×8、4K×8H 和8K×8的存储器所对应的末地址分别为 （ 13FFH ）、 （17FFH） 、 （1FFFH） 和 （2FFFH） 。4微机系统中存储器通常被视为（Cache ）、 （主存） 、（辅存 ）三级结构。三、综合题1某微机系统中内存的首地址为3000H，末地址为63FFH，求其内存容量。答：存储区总的单元数为：63FFH3000H13400H，故总容量13KB。 计算方法：若直接用十六进制表示，则总容量（3*163+4*162）/1024；若将地址表示成二进制，则总

32、容量 213B212B210B；2下图为SRAM6116芯片与 8088系统总线的连接图。 （1）写出6116芯片的存储容量；（2）分析每片6116所占的内存地址范围。 答：（1）6116芯片的存储容量是2k*8bit （2）第一片6116的内存地址范围是F1000HF17FFH 第二片6116的内存地址范围是F1800HF1FFFH3利用6264芯片，在8088系统总线上实现20000H23FFFH的内存区域，试画出连接电路图。答： 4如图所示，IBMPC/XT计算机扩展槽上与存储器连接的总线信号为20根地址线A19A0，第3题图8根数据线D7D0以及存储器读写信号和。使用这些信号扩展1片2

33、7256（32K×8 EPROM）和1片62256（32K×8 RAM）。要求EPROM的起始地址为C8000H，RAM紧随其后，使用74LS138（38译码器），采用全地址译码方式。（1）试在图中画出计算机的存储器连接图（门电路自选）。第4题图 （2）写出各片存储器的地址范围。答：地址范围27512:C8000CFFFFH, 62512:D0000HD7FFFH5设某系统中的数据总线宽度为8bit，地址总线宽度为16bit。若采用4K×4的RAM芯片组成16KB的存储系统。问：（1）共需多少片4K×4的RAM芯片？这些芯片应分成多少组？每组多少片？答：

34、共需8片RAM芯片，分成4组，每组2片。（2）该存储系统至少需要多少根地址总线？其中多少根低位地址线用于片内自选（译码）？答：至少需要14根地址总线，其中12根低位地址线用于片内自选。（3）设该存储系统从0000H开始占用一段连续地址空间，试给出每组芯片占用的地址范围。答：00000FFFH10001FFFH20002FFFH30003FFFH。第六章 中断系统一、判断题1内部中断的优先权总是高于外部中断。（×）2两片8259A级连后可管理16级中断。（×）38259A所管理的中断源中，优先级低的中断源不可能中断优先级高的中断服务子程序。（×）4若8259A的中断

35、屏蔽字为00H，则8259A所管理的8级中断全被屏蔽。（×）5只要8259A所管理的中断源没有被屏蔽，则任何中断源的中断请求都能得到CPU的响应和服务。（）6在8259A特殊完全嵌套方式中，同级的中断可实现嵌套。（）二、单项选择题18086CPU工作在总线请求方式时，会让出（ D ）。A. 地址总线 B. 数据总线 C. 地址和数据总线 D. 地址、数据和控制总线2CPU响应INTR引脚上来的中断请求的条件之一是（ B ）。A. IF =0 B. IF =1 C. TF =0 D. TF =13断点中断的中断类型码是 （ C ）。A. 1 B. 2 C. 3 D. 44执行指令IRE

36、T后弹出堆栈的寄存器先后顺序为（ B ）。A. CS、IP、Flags BIP、CS、Flags CFlags、CS、IP D. Flags、IP、CS5若8259A工作在优先级自动循环方式，则IRQ4的中断请求被响应并且服务完毕后，优先权最高的中断源是（ B ）。A. IRQ3 B. IRQ5 C. IRQ0 D. IRQ46PC/XT机中若对从片8259A写入的ICW2是70H，则该8259A芯片的IRQ6的中断类型码是（ B ）。A. 75H B. 76H C. 70H D. 1D8H7PC/XT机中若对从片8259A写入的ICW2是70H，则该8259A芯片的IRQ5的中断矢量存储的地

37、址是（ D ）。A. 75H B. 280H C. 300H D. 1D4H8当向8259A写入的操作命令字OCW2为01100100时，将结束（ E ）的中断服务。A. IRQ0 B. IRQ1 C. IRQ2 D. IRQ3E. IRQ4 F. IRQ5 G. IRQ6 H. IRQ793片8259A级联起来，可管理（ C ）级中断。A. 24 B. 23 C. 22 D. 20 三、填空题1中断矢量就是中断服务子程序的（入口地址 ） ，在内存中占有 （4 ） 个存储单元，其中低地址存储单元存放的是（IP）内容，高地址存储单元存放的是 （CS）内容。2中断返回指令是 IRET ，该指令将堆

38、栈中保存的断点弹出后依次装入 （IP ） 寄存器和 （CS ）寄存器中，将堆栈中保存的标志装入（Flags ）中。3CPU响应8259A中断，在引脚上输出（2 ）个负脉冲，在第 2 个负脉冲期间（读入中断类型码）。48086CPU共可管理 256 个中断，中断矢量表放在从（00000 H）地址单元到 （003FF H）地址单元，总共有 1K 个字节。5CPU响应中断后将 Flags 寄存器入栈保存，然后自动将 IF 标志和 TF 标志复位。若要实现中断嵌套，必须在中断服务子程序中执行一条 （开中断 ）指令。6以下代码完成8086系统中断向量设置的功能，其设置的中断类型为 0BH ，中断服务程序

39、入口的物理地址为 579B4H 。DATASEGMENTORG2CHVAR1DW？VAR2DW？DATAENDSCODESEGMENTASSUMECS：CODE，ES：DATAXORAX，AXMOVES，AXMOVAX，1234HMOVES：VAR1，AXMOVAX，5678HMOVES：VAR2，AXCODEENDS四、简答题1试说明一般中断系统的组成和功能。答：处理器内部应有中断请求信号的检测电路，输出中断响应信号，保存断点的逻辑，转向中断处理程序的逻辑，中断返回逻辑。系统中要有一中断控制器，管理多个中断源，提供处理机所需的中断处理信息。系统中请求中断处理的I/O接口电路要有提供中断请求信

40、号及接收中断响应信号的逻辑。2简述中断的响应过程。答：8086在中断响应时，自动将标志寄存器FR和断点（CS和IP）的值入栈保存，但不将别的其它寄存器的值入栈保存，故如果中断服务程序中用到其它寄存器时，应单独使用指令将其它寄存器的值入栈保存，等中断返回前再将其恢复。这一步骤称为保护现场和恢复现场。保护现场和恢复现场应后进先出。8086只对可屏蔽中断的响应输出2个总线周期的INTA，并在第2个INTA期间到DB的低8位读入中断类型码，而对其它类型的中断，由于中断类型码是固定的，不用到DB读取，故没有2个INTA总线周期。中断响应与调子程序过程完全不同。3简述8086系统的中断分类及优先级。答：内

41、部（除法除以0、单步、断点、溢出、指令中断）和外部（非屏蔽、可屏蔽）两大类。每个中断源有一个自已特定的类型码，8086靠类型码来识别不同中断源，转去执行不同中断服务程序。可以使标志寄存器的IF位和TF位为0来关闭可屏蔽中断和单步中断，但除法除以0中断、溢出中断、断点中断、指令中断及非屏蔽中断是无法关闭的。可屏蔽中断有专用的指令STI（开可屏蔽中断）和CLI（关可屏蔽中断），但单步中断的开或关没有专用指令。 因8086的中断类型码为8位的，中断类型码的个数为0FFH，最多可有256个数，故8086的内部中断和外部中断加起来最多可有256个。除了可屏蔽中断的中断类型码是由8259A提供的外，其它每

42、种中断的中断类型码都是固定的。8086各中断源的优先级从高到低依次是：除法除以0溢出中断、断点中断、指令中断非屏蔽中断可屏蔽中断单步中断注意，优先级的高低与中断类型码的大小没有关系。因INT N指令中断的优先级高于可屏蔽中断的优先级，故8086在执行指令中断期间不能响应可屏蔽中断的中断请求。4什么是中断类型码、中断向量、中断向量表？在基于8086/8088的微机系统中，中断类型码和中断向量之间有什么关系？答：处理机可处理的每种中断的编号为中断类型码。中断向量是指中断处理程序的入口地址，由处理机自动寻址。中断向量表是存放所有类型中断处理程序入口地址的一个默认的内存区域。在8086系统中，中断类型

43、码乘4得到向量表的入口，从此处读出4字节内容即为中断向量。5写出分配给下列中断类型号在中断向量表中的物理地址。(1) INT 12H答：00048H(2) INT 8答：00020H68259A中断控制器的功能是什么？答：8259A中断控制器可以接受8个中断请求输入并将它们寄存。对8个请求输入进行优先级判断，裁决出最高优先级进行处理，它可以支持多种优先级处理方式。8259A可以对中断请求输入进行屏蔽，阻止对其进行处理。8259A支持多种中断结束方式。8259A与微处理器连接方便，可提供中断请求信号及发送中断类型码。8259A可以进行级连以便形成多于8级输入的中断控制系统。8试按照如下要求对82

44、59A设定初始化命令字：8086系统中只有一片8259A，中断请求信号使用电平触发方式，全嵌套中断优先级，数据总线无缓冲，采用中断自动结束方式。中断类型码为20H27H，8259A的端口地址为0B0H和0B1H。并写出8259A的初始化程序段。答：ICW1=1BH (送B0H端口)，ICW2=20H (送B1H端口)，ICW4=03H (送B1H端口)MOVAL，1BHOUT0B0H，ALMOVAL，20HOUT0B1H，ALMOVAL，03HOUT0B1H，AL98259A的中断屏蔽寄存器IMR与8086中断允许标志IF有什么区别？答：IF是8086微处理器内部标志寄存器的一位，若IF=0，

45、8086就不响应外部可屏蔽中断请求INTR引线上的请求信号。8259A有8个中断请求输入线，IMR中的某位为1，就把对应这位的中断请求IR禁止掉，无法被8259A处理，也无法向8086处理器产生INTR请求。10若8086系统采用单片8259A中断控制器控制中断，中断类型码给定为20H，中断源的请求线与8259A的IR4相连，试问：对应该中断源的中断向量表入口地址是什么？若中断服务程序入口地址为4FE0H：0024H，则对应该中断源的中断向量表内容是什么，如何定位？答：中断向量表入口地址为：0段的0090H地址。对应4FE24H中断服务程序入口，在向量表中定位情况：(0090H)=24H、(0

46、091H)=00H、(0092H)=E0H、(0093H)=4FH。11现假设某外设的中断请求信号由IR2端引入，要求编程实现CPU每次响应该中断时屏幕显示字符串“WELCOME！”。已知主机启动时8259A中断类型号的高5位已初始化为00001，故IR2的类型号为0AH（00001010B）；8259A的中断结束方式初始化为非自动结束，即要在服务程序中发EOI命令；8259A的端口地址为20H和21H。解：程序如下：DATA SEGMENT MESS DB 'WELCOME！'，0AH，0DH，''DATA ENDSCODE SEGMENT ASSUME CS

47、：CODE，DS：DATASTART：MOV AX，SEG INT2MOV DS，AXMOV DX，OFFSET INT2MOV AX，250AHINT 21H；置中断矢量表IN AL，21H；读中断屏蔽寄存器ANDAL，0FBH；开放IR2中断OUT21H，ALSTILL：JMP LL；等待中断INT2：MOVAX，DATA；中断服务程序MOVDS，AXMOVDX，OFFSET MESSMOVAH，09INT21H；显示每次中断的提示信息MOVAL，20H；OCW2，一般EOI命令OUT20H，AL；发出EOI结束中断INAL，21HORAL，04H；屏蔽IR2中断OUT21H，ALSTIM

48、OVAH，4CHINT21HIRETCODEENDSENDSTART第七章 串行并行通信接口一、选择题18086CPU在执行IN AL，DX指令时，DX寄存器的内容输出到（ A ）上。A. 地址总线 B. 数据总线 C. 存储器 D. 寄存器2在CPU与外设进行数据传送时，下列（ C ）方式可提高系统的工作效率。A. 无条件传送 B. 查询传送 C. 中断传送 D. 前三项均可3外部设备的端口包括 （ ABC ）。A. 数据端口 B. 状态端口 C. 控制端口 D. 写保护口4CPU 在数据线上传输的信息可能是 （ ABC ）。A. 数据 B. 状态 C. 命令 D. 模拟量58086机对I/

49、O端口的寻址方式有（ AF ）。A. 端口直接寻址 B. 寄存器寻址 C. 基址寻址D. 变址寻址 E. 寄存器相对寻址 F. DX 间接寻址6PC机在和I/O端口输入输出数据时，I/O数据须经（ AE ）传送。A. AL B. BL C. CL D. DL E. AX F. BX G. CX H. DX7I/O接口电路中，8255控制口可能使用的端口地址只能是（ D ）。A. 00H B. 01H C. 04H D. 07H8程序查询I/O的流程总是按（ B ）的次序完成一个字符的传输。A. 写数据端口，读/写控制端口 B.读状态端口，读/写数据端口 C. 写控制端口，读/写状态端口 D. 随I/O接口的具体要求而定。9由（ D ）引脚的连接方式可以确定8255的端口地址。A. 、 B. 、A0 C. A0、A1 D. A0、A1、10若8255A接口芯片的A口工作在方式2时，B口可以工作在（D ）。A. 方式0 B. 位控方式 C. 方式2 D. 方式0或方式111在CPU与外设之间设计接口电路的目的主要有（ABCD）。A. 解决驱动能力问题 B. 控制数据传输速度 C. 完成数据形式转换 D. 负责CPU与外设的联络二、填空题1对I/O端口的编址一般有 外设与内存统一编址 方式和外设与内存独立编址 方式。PC机采