发射模块主要电路设计

1、摘   要：本文提出千兆SFP光纤收发器中控制电路参数的设计方案，就千兆SFP光纤收发器中的控制电路展开了探讨，并对接收部分SPICE模型的I/O口进行了仿真分析。序言小型封装可热插拔式光纤收发模块(Small Form-Factor Pluggable Optical Transceiver,简称SFP)又称MINI-GBIC模块，是继标准化的可热插拔光接口模块GBIC之后的第二代产品，具有小型化、可热插拔和自诊断功能。本文就千兆SFP光纤收发器中控制电路参数设计及利用Cadence软件仿真进行了讨论。发射模块主要电路设计光发射模块原理模块的发送部分包括LD、M

2、AX3735A芯片和外围电路。激光器(1310nm)组件由一个专用的集成电路驱动，该集成电路接收差分逻辑信号，并将其转变成激光器驱动电流。MAX3735为+3.3V激光驱动器，接收差分输入数据并提供驱动激光器需要的偏置电流和调制电流。自动功率控制(APC)反馈环路使平均光功率在整个温度范围及工作寿命期间保持恒定。  发送机部分参数设计MAX3735 激光器驱动芯片包括三个部分：高速调制驱动部分、带APC环路的激光器偏置功能块和安全监测电路。输出部分由高速差分线和调制电流源构成。MAX3735 芯片已经优化，驱动15W的负载，OUT+处所需的最小瞬时电压是0.6V。本设计中采用的是交流

3、耦合方式，调制电流最大可达85mA，并提供 1mA100mA的偏置电流。APC控制电路的参数设计及性能改进为了克服温度及老化造成的输出功率的下降，在驱动电路中要采取稳定补偿措施，APC可通过两个途径实现：1、自动跟踪阈值的变化，使LD偏置在最佳状态。2、控制调制脉冲电流幅度，自动跟踪微分外量子效率的变化，由于随温度的变化不是很大，因此，简单的方法是通过检测直流光功率控制偏置电流。自动功率控制电路是发射机中的一个很重要的组成部分，不论温度和使用年限导致激光器的阈值如何变化，由APC电路进行控制，可保证带有检测光电二极管的激光器获得恒定的功率值。接收模块主要电路设计   发射机

4、发射的光信号经光纤传输后，不仅幅度衰减了，而且脉冲波形也展宽了，光接收机的作用就是把经过传输后的微弱光信号转变为电信号，并放大、整形，再生成原输入信号。它的主要器件是利用光电效应把光信号转变为电信号的光电检测器。在数字接收模块中，还要增加判决、时钟提取和自动增益控制(AGC)等电路。在光接收模块中，首先由光电检测器(光电二极管或雪崩光电二极管)对光信号解调，将光信号转换为电信号。光电检测器的输出电流信号很小，必须由低噪声前置放大器进行放大。光电检测器和前置放大器构成光接收模块的前端，其性能是决定接收灵敏度的主要因素，主放大器与均衡器构成接收模块的线性通道，对信号进行高增益放大与整形，提高信噪比

5、，降低误码率。判决器和时钟恢复电路对信号进行再生。光接收模块性能优劣的主要技术指标是接收灵敏度、误码率或信噪比、带宽和动态范围。MAX3748的组成MAX3748芯片通常放置在光电探测器和前置放大器之后，限制处理放大器给逻辑输出提供必需的增益，由输入缓冲器、多级放大器、失调校准电路、输出缓冲器、功率检测电路及信号检测电路组成。1、输入缓冲器：输入缓冲器为每一个输入信号IN+和IN-提供50的终端电阻。MAX3748与TIA可以直流耦合或交流耦合。对于MAX3748的TIA，CML输入缓冲器处于最优化。高带宽的增益范围大约是53dB。2、 CML输出缓冲：MAX3748限幅放大器的CML输出为阻

6、抗失配和感性连接器提供了较高的容限。输出电流大约是18mA。当DISABLE端接VCC时可禁止输出。当LOS端与DISABLE端相连时，只要输入信号电平低于LOS阈值，输出端OUT+和OUT-仍处于静态电压状态(静噪)。3、失调校准环路：由于其高增益的特性，在信道传输中，MAX3748易受到信号通路直流失调的影响。在使用占空比为50%NRZ码型的通信系统中，信号的脉宽失真或互阻放大器产生的脉宽失真表现为输入失调，需要靠失调校准环路抑制。在千兆以太网和光纤通信系统中，电容是不需要的。对于SONET应用，推荐值 Caz=0.1µF。4、功率监测和LOS显示：MAX3748有一个LOS电路

7、，指示输入信号是否低于设置门限，门限值由TH引脚的外接Rth设置。平均峰值功率监测器将输入幅值和阈值进行比较，将比较信息反馈给集电极开路输出的LOS。两路控制电压Vassert和Vdeassert定义了LOS的报警和解除报警门限。为了防止LOS在设定阈值附近抖动，在LOS的报警/解除报警电路中引入了大约2dB的滞回。一旦报警产生，LOS将在输入信号幅度恢复到所需要的电平Vdeassert后解除报警。SPICE模型的I/O仿真SPICE 的I/O宏模型可以用来做SI分析，或者通过对其进行仿真来获取IBIS模型数据。这里，通过对MAX3748的SPICE的I/O宏模型仿真来验证其是否满足1.25G

8、Hz光收发模块的性能要求。为了更好地分析模型，可将网表形式的模型转换为电路图形式的模型，并采用层次式的原理图来分析其模型结构。下面以MAX3748差分输入端口的SPICE网表为例来进行仿真。MAX3748差分输入口的模型由INPKG封装电路和INPUT缓冲输入电路组成，INPKG如图1所示。其中，在差分输入端，通过外部的两个脉冲源来模拟激励信号，并分别串连两个50的电阻和并联两个0.02µF的电容。INPKG封装子电路主要描述的是差分输入引脚的特性，它由每个引脚上的分布参数和两个引脚之间的寄生参数组成。差分输入的每一个端口可由一个等效三极管电路模型n102m006_2和一个恒流源组成

9、，用来描述MAX3748的差分输入特性。三极管等效子电路模型n102m006_2如图所示。根据原理图，可以做出该I/O口的仿真波形，如图所示。V(2)和 V(3)是在输入端加的脉冲源。根据MAX3748的芯片资料可知，其上升/下降沿时间为86ps，因此可以确定相应脉冲源的参数。V(8)和V(9)为对应的输入响应波形。将仿真波形和器件资料提供的参数进行比较，发现两者的数据基本吻合，因此，仿真波形较好地体现了器件的特性。同理，根据上述方法，也可作出MAX3748差分输出端的仿真波形，其波形也较好地反映了器件的响应特性。结语在实际设计调试过程中，光功率参数的设计还要综合考虑调制和波长调谐、噪声特性等

10、各方面因素，才能设计出具有理想传输特性的光收发机。I2C总线原理     什么是I2C总线？         I2C即Inter IC，由Philips公司开发，是当今电子设计中应用非常广泛的串行总线之一，主要用于电压、温度监控，EEPROM数据的读写，光模块的管理等。I2C总线只有两根线，SCL和SDA，SCL即Serial Clock，串行参考时钟，SDA即Serial Data，串行数据。          I2C总线的速率能达到

11、多少？     标准模式下：100Kbps     快速模式下：400Kbps     高速模式下：3.4Mbps          I2C总线结构如下图所示：          <SPAN lang=EN-US style="FONT-SIZE: 12pt"><FONT face="T

12、imes New Roman">    如上图所示，I2C是OC或OD输出结构，使用时必须在芯片外部进行上拉，上拉电阻R的取值根据I2C总线上所挂器件数量及I2C总线的速率有关，一般是标准模式下R选择10kohm，快速模式下R选取1kohm，I2C总线上挂的I2C器件越多，就要求I2C的驱动能力越强，R的取值就要越小，实际设计中，一般是先选取4.7kohm上拉电阻，然后在调试的时候根据实测的I2C波形再调整R的值。<SPAN style="FONT-SIZE: 12pt; FONT-FAMILY: 宋体; mso-ascii-

13、font-family: 'Times New Roman' mso-hansi-font-family: 'Times New Roman'">        I2C总线上最多能挂多少个I2C器件？<SPAN style="FONT-SIZE: 12pt; FONT-FAMILY: 宋体; mso-ascii-font-family: 'Times New Roman' mso-hansi-font-family: 'Times New Roman&

14、#39;">       I2C总线上允许挂接I2C器件的数量由两个条件决定：       1).I2C从设备的地址位数。I2C标准中有7位地址和10位地址两种。如果是7位地址，允许挂接的I2C器件数量为：27128，如果是10位地址，允许挂接的I2C器件数量为：2101024，一般I2C总线上挂接的I2C器件不会太多，所以现在几乎所有的I2C器件都使用7位地址。       2).挂在I2C总线上所有I2C器件的管脚寄生电容之和。I2C总线规范要求，

15、I2C总线容性负载最大不能超过470pF。      I2C总线是如何工作的？          1).I2C总线传输的特点。      I2C总线按字节传输，即每次传输8bits二进制数据，传输完毕后等待接收端的应答信号ACK，收到应答信号后再传输下一字节。等不到ACK信号后，传输终止。空闲情况下，SCL和SDA都处于高电平状态。      2).如何判断一次传输的开始？     &#

16、160;  如上图所示，I2C总线传输开始的标志是：SCL信号处于高电平期间，SDA信号出现一个由高电平向低电平的跳变。       3).如何判断一次传输的结束？         如上图所示，I2C总线传输结束的标志是：SCL信号处于高电平期间，SDA信号出现一个由低电平向高电平的跳变。跟开始标识正好相反。        4).什么样的I2C数据才是有效的。    在SCL处于高电平期间，SDA

17、保持状态稳定的数据才是有效数据，只有在SCL处于低电平状态时，SDA才允许状态切换。前面已经讲过了，SCL高电平期间，SDA状态发生改变，是传输开始/.结束的标志。<SPAN style="FONT-SIZE: 12pt; FONT-FAMILY: 宋体; mso-ascii-font-family: 'Times New Roman' mso-hansi-font-family: 'Times New Roman'">      I2C总线的主要时序参数有哪些？&l

18、t;SPAN style="FONT-SIZE: 12pt; FONT-FAMILY: 宋体; mso-ascii-font-family: 'Times New Roman' mso-hansi-font-family: 'Times New Roman'">       I2C总线的主要时序参数有：开始建立时间t SU:STA，开始保持时间t HD:STA，数据建立时间t SU:DAT，数据保持时间t SU:DAT ，结束建立时间t SU:STO 。如下图所示：   

19、; <SPAN style="FONT-SIZE: 12pt; FONT-FAMILY: 宋体; mso-ascii-font-family: 'Times New Roman' mso-hansi-font-family: 'Times New Roman'">    开始建立时间：SCL上升至幅度的90%与SDA下降至幅度的90%之间的时间间隔；    开始保持时间：SDA下降至幅度的10%与SCL下降至幅度的10%之间的时间间隔；    数据建立时间

20、：SDA上升至幅度的90%或SDA下降至幅度的10%与SCL上升至幅度的10%之间的时间间隔；    数据保持时间：SCL下降至幅度的10%与SDA上升至幅度的10%或SDA下降至幅度的90%之间的时间间隔；    结束建立时间：SCL上升至幅度的90%与SDA上升至幅度的90%之间的时间间隔；   I2C总线的时序参数要求：         I2C总线如何进行读写操作？          如上图所示，I2C开始传输

21、时，第一个字节的前7bit是地址信息(7位地址器件)，第8bit是操作标识，为“0”时表示写操作，为“1”时表示读操作，第9个时钟周期是应答信号ACK，低有效，高电平表示无应答，传输终止。在上图中还可以看出，正常情况下，写操作是I2C主设备方发起终止操作的，而读操作时，I2C主控制器在接收完最后一个数据后，不对从设备进行应答，传输终止。      I2C总线案例分析<SPAN style="FONT-SIZE: 12pt; FONT-FAMILY: 宋体; mso-ascii-font-family: 'Times New

22、 Roman' mso-hansi-font-family: 'Times New Roman'"><SPAN style="FONT-SIZE: 12pt; FONT-FAMILY: 宋体; mso-ascii-font-family: 'Times New Roman' mso-hansi-font-family: 'Times New Roman' mso-font-kerning: 1.0pt; mso-ansi-language: EN-US; mso-fareast-langua

23、ge: ZH-CN; mso-bidi-language: AR-SA; mso-bidi-font-family: 'Times New Roman'">    问题描述：    在测试某I2C总线时，发现SDA数据线上有毛刺，而且出现的位置很有规律，一般在第9，18，27-时钟周期的后面。如下图所示。       问题分析：     <SPAN style="FONT-SIZE: 12pt; FONT-FAMILY: 宋体; mso-ascii-f