讲义 第10章 组合逻辑电路

1、第10章 组合逻辑电路（1）数字电路分类：组合逻辑电路（简称组合电路）；时序逻辑电路（简称时序电路，第10章介绍）。（2）组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。（例如：编码器、译码器、全加器等等）（组合逻辑电路的基本单元电路是门电路，描述组合逻辑电路逻辑功能的方法主要有：逻辑表达式、真值表和工作波形图。）10.1 组合逻辑电路的分析和设计10.1.1 组合逻辑电路的分析组合电路分析：就是根据已知的组合逻辑电路，找出组合电路的输出与输入的关系，指出电路所能实现的逻辑功能。（电路图已知，求真值表。）分析步骤：（1）由逻辑图写出输出端的逻辑表达式

2、；（2）运用逻辑代数将所得逻辑函数表达式化简或变换；（3）列出输入输出关系的逻辑状态表（即真值表）；（4）分析电路的逻辑功能。（书上206页，例题10-1）10.1.2 组合逻辑电路的设计组合电路设计的含义：组合电路的“设计”（或称“综合”）与组合电路的分析方法相反，它是根据要完成的逻辑功能，画出实现该功能的最简逻辑电路。最简的含义：器件数最少，器件种类最少，连线最少。组合逻辑电路的设计步骤：（1）根据逻辑问题的逻辑关系，确定输入变量和输出变量；（引起事件的原因定为输入变量；事件的结果定为输出变量。）（2）根据给定的因果关系写出逻辑真值表；（3）由真值表写出逻辑函数表达式；（4）根据所用的器件

3、类型，将函数化简，把变量变换成所需要的形式；（5）根据化简或者变化后的逻辑表达式画出电路图。注意：在设计当中，应该根据所用门电路的类型来化简逻辑表达式。（例如：用与非门设计时，应把逻辑函数表达式变换为最简的与非表达式。）（书上208页，例题10-3、10-4、10-5、10-6）10.2 常用集成组合逻辑电路（在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。）10.2.1 编码器在数字电路中，为了区分一系列不同的事物，将其中的每个事物用一系列逻辑“0”和逻辑“1”按一定规律编排起来，组成不同的

4、代码来表示，这就是编码的含意。）（1）编码：把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。（2）编码器：完成编码功能的电路统称为编码器。1、二进制编码器（1）普通二进制编码器：用位二进制代码对个信号进行编码的电路称为二进制编码器。如图10-13所示，为与非门组成的3位二进制编码器的电路图。又称8线3线编码器。 二进制编码器对输入信号的规定：在任何时刻只允许一路有效输入信号到达编码器的输入端，而不允许有两个或两个以上的有效输入信号同时出现在编码器的输入端。 由电路图可知，此编码器有8个输入,3个输出可。 根据电路图可以得到各个输出的表达式：（如果我们规定，在任一时刻只能有一路输

5、入端有信号到来，其余输入端均无信号到达。有信号用“1”表示，无信号用“0”表示。则图10-13所示的逻辑电路可完成八路输入信号的编码（全0为输入有效）。） 表10-6给出了图10-13所示二进制编码器的的真值表。 八路输入信号编码分别为000、001、010、011、100、101、110、111。（它用3位二进制代码对8个输入信号进行编码，所以图10-13所示的逻辑电路为3位二进制普通编码器，又称为8线3线编码器）（当编码器的输入端输入信号不止一个时，输出为全1，编码器的输出发生混乱。这是因为普通编码器不允许两个及以上的输入信号同时有效的缘故。可在实际应用中，往往有二个输入端或者二个以上的输

6、入端有信号同时到达编码器，因此，普通编码器缺乏实用性。解决的方法是采用优先编码。）（2）二进制优先编码器（74LS148（T4148）：8线3线） 优先编码：所谓优先编码，就是将所有的输入信号按优先顺序进行排队。当几个输入信号同时出现时，只对其中优先级别最高的一个进行编码。实现优先编码的电路称为优先编码器。（也就是说，允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。） 74LS148优先编码器以低电平输入为有效信号，各输入信号按照优先级逐渐降低，的优先级最高，的优先级最低。 74LS148芯片的引脚图如图10-14所示。1）紧靠四边形的小圆圈表示

7、“低电平为有效信号”。2）四边形内部标注为引脚功能说明。3）四边形外部标准为引脚编号。4）：为选通输入端，低电平有效。当时允许编码，芯片工作；当时输入、输出及控制引脚、均被封锁，编码被静止。（时，输出均被锁定在高电平）5）：为选通输出端，只有当所有的编码输入都为高电平，且时，表示电路工作，但无编码信号输入，级连时可以扩展优先编码功能。6）：为优先扩展输出端，级连时可作输出位的扩展端。只要有任何一个编码输入，且时，表示电路工作，有编码信号输入7）级联应用时，高位片的端与低位片的端连接起来，高位片的可作为高位的编码输出位。74LS148芯片的逻辑功能如表10-7所示，为二进制优先编码器的真值表74

8、LS148为二进制优先编码器，其输入输出都是低电平有效。所以，输出为十进制数码对应的二进制码的反码。例如：数码“0”的二进制码为“000”，而74LS148编码器输出为反码“111”。也就是说，当输入为数码“0”（即为0）时，输出为“111”。（要想有效，其它引脚都必须接高电平，使其无效，因为引脚的优先级别最低。）（需要大家掌握的就是74LS148芯片的逻辑功能、真值表和它的芯片引脚。）2、二十进制编码器（1）常用二十进制编码 二十进制码（又称码）：用二进制码表示一位十进制码的编码称为码。常用的码有8421码（8421分别代表位权）如数字5的8421码为“0101”。（表10-8给出了几种常见

9、的码）其余码制还有2421码，其权值依次为2、4、2、1；余3码，由8421BCD码每个代码加0011得到；格雷码是一种循环码，其特点是任意相邻的两个数码，仅有一位代码不同，其它位相同。（2）8421BCD编码器 8421BCD编码器：将十进制的十个数码编成二进制代码的电路。如图10-15所示为8421BCD编码器的框图。（8421BCD编码器的工作原理与二进制编码器类似。） 由框图可知，此编码器有10个输入（对应十进制的10个数码），4个输出为。8421码编码器编码表如表10-9所示。 根据表10-9可以得到各个输出的表达式： 十路输入信号（数码）编码分别为0000、0001、0010、00

10、11、0100、0101、0110、0111、1000、1001。（它用4位二进制代码对10个（）输入信号进行编码，所以二十进制编码器又称为10/4线编码器。）（实际上四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示十个数码，最常用的是用8421码来对十进制码进行编码。）（3）二十进制优先编码器（74LS147：10线4线） 74LS147优先编码器以低电平输入为有效信号，各输入信号按照优先级逐渐降低，的优先级最高，的优先级最低。 74LS147芯片的引脚图如图10-16所示。1）紧靠四边形的小圆圈表示“低电平为有效信号”。2）四边形内部标注为引脚功能说明。3）四边形外部标准

11、为引脚编号。4）芯片第16脚为电源，第8脚为地，第15脚为空脚。 74LS147芯片的逻辑功能如表10-10所示，为二十进制优先编码器的真值表。（需要大家掌握的就是74LS147芯片的逻辑功能、真值表和它的芯片引脚。）74LS147为二十进制8421优先编码器，其输入输出都是低电平有效。所以，输出为十进制数码对应的8421码的反码。例如：数码“0”的8421码为“0000”，而74LS147编码器输出为反码“1111”。也就是说，当输入为数码“0”（即为0）时，输出为“1111”。（要想有效，其它引脚都必须接高电平，使其无效，因为引脚的优先级别最低。）10.2.2 译码器（1）译码器的功能：译

12、码是编码的逆过程，即将每个二进制代码赋予的含义翻译出来，给出相应的输出信号。实现译码操作的电路称为译码器。（或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示原来含义的电路。）（2）译码器分类 变量译码器：表示输入变量状态的组合电路，如二进制译码器。 码制变化译码器：用于一个数据的不同代码之间的相互变换，如二十进制译码器。 显示译码器：将数字、文字、符号的代码译成数字、文字、符号的电路。1、二进制译码器（1）二进制译码器：二进制译码器的输入是一组二进制代码，输出则是一组高、低电平信号。它具有输入端，个输出端。对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端为无效电平。

13、（表10-11给出了二进制译码器真值表，这是一个3线8线的译码器。）二进制译码器是常用组合逻辑芯片，应用十分广泛，相应的集成译码器产品也较多，按照输入、输出线的多少有二-四译码器、三-八译码器、四-十六译码器等。可通过74LS138来理解（2）三八译码器74LS138 （图10-18给出了74LS138芯片的引脚图） 、为译码器的输入端（又称为地址端），为译码器的输出端。 、为控制端：当，时，译码器工作。 译码器工作时，其输出函数的表达式为：（为、三个变量的全部最小项的译码输出，所以将这种译码器称为最小项译码器。）74LS138的真值表（书上215页，例题10-7、例题10-8）例题10-7分

14、析：整个级联电路的控制端为，它的取值将决定芯片的工作状态。（1）时 片1：，因为只有当，时，译码器工作，所以片1禁止工作； 片2：，因为只有当，时，译码器工作，所以片2禁止工作结论：时，级联电路被禁止（2），时 片1：，当高位，此时片1工作 片2：，但由于，所以片2禁止工作结论：当，时，片1工作，片2禁止工作。此时，输出是的译码（即）。（3），时 片1：，当高位，此时片1禁止 片2：，且，所以片2工作结论：当，时，片1禁止工作，片2工作。此时，输出是的译码（即）。例题10-8：用译码器实现组合逻辑电路位二进制译码器的输出给出了变量的全部最小项，利用附加电路可获得任何形式输入变量数不大于的组合逻

15、辑函数。注意：由于译码器输出端都是低电平有效，所以应该把得到的最小项变换为非的形式2、二十进制译码器（1）二十进制译码器：将十进制数的二进制编码即码翻译成对应的十个输出信号，称为二十进制译码器，也叫做4线10线译码器。（2）四十译码器74LS42（图10-21给出了74LS42译码器的逻辑图。） 、为译码器的输入端（又称为地址端），为译码器的输出端。 译码器工作时，其输出函数的表达式为：（四十译码器与二进制译码器基本类似，以低电平作为有效输出）注意：74LS42的功能：只是将前十种编码（）译码，对的编码，译码输出全为1。（3）二十进制译码器的输出表达式，根据逻辑图可得（4）二十进制译码器的真值

16、表（如表10-12所示）3、显示译码器（在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器）（用来驱动各种显示器件，把用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观显示出来的电路称为显示译码器。数码显示管是常用的显示器件之一。）（1）半导体数码管 常用的数码显示管有半导体发光二极管构成的LED和液晶数码管LCD两类。（我们常见的都是LED） 数码管：数码管是显示数码的常见器件。它是用某些特殊的半导体材料分段式封装而成。（用磷砷化镓作成的PN结，当外加正向电压时，可以将电能转换成光能，从而发出清晰悦目的光线。）（图10-22为数码管的管脚排列图，图,中

17、间两个引脚为八个LED的公共端。由于二极管具有单向导电性，因此，数码管具有共阴、共阳两种类型） 共阳数码管和共阴数码管各个二极管的阳极相互连接组成公共端，为共阳数码管；各个二极管的阴极相互连接组成公共端，为共阴数码管。（LED数码管将十进制数码分成七段，每一段都是一个发光二极管，七个发光二极管有共阴极和共阳极两种接法。共阴极数码管某一段接高电平时发光，共阳数码管某一段接低电平时发光。）（2）七段显示译码器 七段显示译码器：七段显示译码器的功能是将8421BCD代码译成对应的数码管的七个字段信号，驱动数码管，显示出相应的十进制数码 。（七段显示译码驱动芯片种类较多，驱动共阳数码管的译码

18、芯片有74LS47、74LS247等；驱动共阴数码管的译码芯片有74LS48、74LS248。我们通过74LS48来理解） 驱动共阴数码管的译码芯片74LS48 （表给出了74LS48的功能表（真值表）1）当时，74LS48正常译码 ； 2）当，时，74LS48译码为 74LS48与数码管的联接将74LS48芯片的、接电源，七个输出接数码管的对应管脚，则构成了七段显示译码器。（如图所示）74LS48真值表 74LS48与数码管的联接图例如：当输入时，74LS48将产生让共阴数码管显示数字1的七段字型码“0110000”，即输出引脚、为1，其余为0。结论：七段显示译码器每个输入代码对应的输出不是

19、某一根输出线上的高、低电平，而是另一个七位的代码。（右图为七段显示译码器状态表，给出了显示的代码。）10.2.3 运算电路数字运算电路：实现算术运算和逻辑运算的电路统称为数字运算电路。算术运算电路一般执行加、减、乘、除四则运算；逻辑运算电路实现逻辑和、逻辑乘、逻辑非等逻辑运算。1、加法器（1）半加器和全加器 一位半加器：不考虑来自低位的进位的两个一位的二进制数的加法运算，称为一位半加运算。实现一位半加运算的电路为一位半加器。（半加器的电路图如图所示，图10-23（a）给出了一位半加器的逻辑符号）1）输入和输出输入端、：、为两个一位的二进制加数和被加数。输出端、：为相加后的和数（即本位和）；为向

20、高一位的进位数（即进位位）。2）真值表 （书上没有）3）由真值表写出输出表达式 一位全加器：考虑来自低位进位数的两个一位二进制数的加法运算，称为全加运算。实现全加运算的电路称为全加器。（图10-23（b）给出了一位全加器的逻辑符号）1）输入和输出输入端、：、为两个一位的二进制加数和被加数；为来自低位的进位数。输出端、：为相加后的和数（即本位全加和）；为向高一位的进位数，（即进位位）。2）真值表 （书上没有）3）由真值表写出输出表达式 设为半加器的本位和，则有：（） 我们也可以从另一个角度理解全加器：一位全加器由两个一位半加器加一个或门构成，其联接方法如图所示。即用半加器1将、两个数相加，其和再

21、与用半加器2相加所得的和为最终的和；半加器1的进位与半加器2的进位之和构成向高一位的进位。（2）集成加法器 一位全加器的加法过程为（忽略或门运算时间）： 半加器1相加完成后再由半加器1的结果及低位进位由半加器2相加并最终完成全加。可按照这种方法用全加器构成多位加法器。这种加法器高位的运算需要等待低位运算所产生的进位才可求得，我们称它为串行进位加法器串行进位加法器电路结构比较简单。但这种电路的最大缺点是运算速度慢，仅在对运算速度要求不高的设备中采用。为提高运算速度，人们又设计了超前进位的加法器。超前进位加法器：在做加法运算时，各位数的进位信号由输入的二进制数直接产生的加法器10.2.4 数据选择器（1）数据选择器：在多路数据传送过程中，往往需要将多路数据中任意一路信号挑选出来，能实现这种