半导体集成电路原理与设计—第一章_第1页
半导体集成电路原理与设计—第一章_第2页
半导体集成电路原理与设计—第一章_第3页
半导体集成电路原理与设计—第一章_第4页
半导体集成电路原理与设计—第一章_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、1 .1 双极集成电路的基本制造工艺双极集成电路的基本制造工艺按隔离工艺分类制作电隔离区PN节隔离全介质隔离PN结-介质混合隔离元器件自然隔离线性线性/ECL、TTL/DTL、STTL电路等电路等I2L电路电路双极器件和双极器件和MOS器件器件典型数字集成电路中NPN晶体管结构典型三结四层结构NPN晶体管剖面图NPN晶体管符号N+隐埋层P型层N+层N-外延层N-外延层P+N-N-一个完整的NPN晶体管典型PN结隔离的掺金TTL电路工序 衬底制备 一次 氧化 隐埋层光刻 隐埋层扩散 外延淀积 热氧化 隔离光刻 隔离扩散 再氧化 基区光刻 基区扩散 再分布及氧化 发射区光刻 背面 掺金 发射区扩散

2、 再分布及氧化 接触孔光刻 铝淀积 反刻铝 铝合金 淀积钝化层 压焊块光刻 中测 裂片 压焊 封装 设计内容：设计内容：1、材料及参数选择衬底隐埋层杂质外延层 1、PN结隔离电路一般选用P型硅2、电阻率10cm3、选用（111）晶向，稍偏离2到51、杂质固溶度大，降低集电极串联电阻2、高温时在硅中的扩散系数小，减小外延时上推3、与硅衬底晶格匹配好，减小应力 （理想的埋层杂质是As） 1、电阻率： （epi）高：结电容小、BVCBO高、后续处理时下推小；低：集电极串联电阻rCS小、VCES小2、厚度TepiTTL电路：BVCBO低，要求rCS小、VCES小，所以 一般取epi 0.2cm，厚度3

3、7m；模拟电路：工作电压高，所以epi 高，厚度也 大。一般取epi 0.5-5cm，厚度717m。2、掩模版设计：典型TTL电路制作需要6次光刻，所以需要6块掩模版，根据工艺水平所决定的线宽及每个元件的参数设计相应的掩模图形。3、工艺设计：各步工序中结的深度、浓度等参数设计，一般根据厂家提供的工艺数据来实现。1、第一次光刻N+隐埋层扩散孔光刻P-SUBSiO2N+-BLN+-BL 外延层淀积（利用外延炉，生长N型外延层）SiO2SiO2P-SUBN-epiN+-BLN+-BL2、第二次光刻P+隔离扩散孔光刻SiO2P-SUBN-epiN+-BLN+-BLP+ 隔离井P+扩散3、第三次光刻P型基区扩散孔光刻4、 第四次光刻N+发射区和引线接触区光刻4、 第五次光刻引线接触孔光刻基区扩散电阻基区电阻衬底高电位

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论