三星Exynos4412S5E4412PCBLAYOUT设计工艺建议夜猫PCB工作室_第1页
三星Exynos4412S5E4412PCBLAYOUT设计工艺建议夜猫PCB工作室_第2页
三星Exynos4412S5E4412PCBLAYOUT设计工艺建议夜猫PCB工作室_第3页
三星Exynos4412S5E4412PCBLAYOUT设计工艺建议夜猫PCB工作室_第4页
三星Exynos4412S5E4412PCBLAYOUT设计工艺建议夜猫PCB工作室_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、三星Exynos 4412（S5E4412）PCB LAYOUT设计工艺建议-夜猫PCB工作室 三星4核的A9架构CPU Exynos 4212(也称S5E4412) 已经发布了很久了。但是国内一直迟迟没有产品做出来。在12年5月份的时候我们工作室接到了国外第一个S5E4412  POP 封装的方案板子开始设计。目前为止已经半年了，国内公司才开始做这个CPU 。最近有不少网友在互联网及加我们客服询问S5E4412 PCB设计工艺问题。今天抽空写一份S5E4412的PCB设计工艺，大家可以看看。讨论一下。 首先要了解一下 S5E4412  有两种

2、封装，分别是POP封装和SCP封装                             POP封装芯片图                 

3、0;       SCP封装芯片图SCP封装 是属于大封装，焊盘引脚间距为0.65MM 。这个封装设计比较简单。跟A8的S5PV210  CPU 工艺完成一样。这里就不写了。大家可以看下面的S5PV210 PCB设计工艺建议。S5PV210 PCB layout设计工艺建议-夜猫PCB工作室POP封装 是属于小封装 焊盘引脚间距只有 0.4 MM 。这个工艺难倒了不少英雄好汉。我们工作室已经设计了不少这个封装的板子了实际上8层盲孔埋孔就可以了设计了。目前看到有几家开发板厂家已经有看到这个板子在卖了，不过应

4、该是PCB设计能力有限，大多都是采用10层或者10层以上工艺进行设计，层数越多成本就越高。这样显然不符合量产的公司。下面写一下8层设计采用的工艺过孔主要有两种方案：方案1：1-3层 采用4/8MIL 的激光孔    3-6层采用8/16 MIL的机械孔    6-8层采用4/8MIL 的激光孔方案2：1-2层  2-3层   6-7层  7-8层  采用4/8MIL 的激光孔     3-6层 采用8/16 MIL的机械孔因为两个激光孔不能重叠，过孔要错开。显然方案1 相对好设计。方案2非常难设计，如果CPU 出的线比较少的板子可以用方案2进行设计。 线多只能采用方案1设计。走线问题：因为POP 封装已经集成了DDR内层部分了。也就省去了内存部分走线考虑了。但是焊盘密度非常高。大部分工程师还是在这里被难住了。走线也只能简单说明一下线宽线距  CPU 下面有少量3.5MIL 的线宽线距。其他地方都是4MIL 以上。还有不明白的地方可以联系我们夜猫PCB工作室     网站上有案例,网站上也有

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论