简易计时器课程设计

1、设计题目： 简易计时器设计目的：采用元器件有89c52单片机、74hc573功能芯片、以及数码显示器，运用晶体振荡器电路和复位电路,设计一个简易的计时器设计目标：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路任务下达时间： 2010年3月1日任务完成时间：2010年3月10日指导教师评语： 年 月 日设计成绩：摘要：此计时器为一学生实践小制作，功能设计相对简单，主要基于单片机控制实现。本设计主要采用元器件有89c52单片机、74hc573功能芯片、以及数码显示器，软件用到keil

2、.c编程软件。此设计中运用了两个基本小电路晶体振荡器电路和复位电路。晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路. 复位电路实现计时器的复位功能。89c52单片机、74hc573功能芯片、和数码显示器之间通过个引脚的功能联系，在电路板上实现计时器的计时功能。关键词：89c52单片机 ；74hc573功能芯片 ；晶体振荡器电路引言：数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的

3、发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。1. 方案论证1.1 SL74HC573SL74HC573 跟LS/AL573 的管脚一样。器件的输入是和标准CMOS 输出兼容的；加上拉电阻，他们能和LS/ALSTTL 输出兼容。当锁存使能端为高时，这些器件的锁存对于数据是透明的（也就是说输出同步）。当锁存使能变低时，符合建立时间和保持时间的数据会被锁存。输出能直接接到CMOS，NMOS 和TTL 接口上；操作电压范围：2.0V6.0V；低输入电流：1.0uA74HC573功能表：功能表 输入输出输入使能锁存使能DQLHH

4、HLHLLLLX不变HXXZ1.2 STC89C52单片机部分引脚功能： P3.0:RXD串行输入口 P3.1:TXD串行输出口   P3.2:INTO外部中断0输入 P3.3:INT1外部中断1输入 P3.4:T0定时器0外输入 p3.5:T1定时器1外输入 P3.6:WR外部写输入 P3.7:Rd外部读输入如图1.1所示图1.1 STC89C52单片机 2. 硬件详细设计2.1简易计时器的原理图如图2.1所示.图2.1 简易计时器的原理图图2.2 计时器总原理图2.2 复位控制电路当通电瞬间 稳压电源给电容充电 此时，在电容和电阻之间将有一个高电平也就是给单片机一个高电平使其复位

5、。 随着电容充电结束 将使电容与电阻之间将呈现低电平 单片机复位结束。计算你自己复位电路的时间，要是简单的阻容上电复位,就是RC电路的充电时间常数t=RC.如图2.3所示如图2.3 2.3 晶体振荡器电路晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定. 图3.3所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门U1与晶体,电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波.输出反馈电 阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器.电容C1,C2与晶体构成一

6、个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能.由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。如图2.4所示图2.43. 软件设计3.1 其总的工作原理首先通过晶体振荡电路将近似于正弦波的波形转换为较理想的方波，然后基于单片机对信号波进行数字逻辑信号的分析处理，运用C语言进行编程，控制单片机个引脚的高低电平的变化，最终实现计时器的计时显示变化。3.2 设计流程图如图3.1所示图3.14源程序4.1运用汇编语言实现计时器计时功能的源程序ORG 0000H MOV 30H,#1 设置时钟的起始时间，分配显

7、示数据内存 MOV 31H,#2 MOV 32H,#0 MOV 33H,#0 MOV 34H,#0 MOV 35H,#0 MOV TMOD,#01 启动计数器XS0: SETB TR0 使 TRO位置1 MOV TH0,#00H 计数器置零 MOV TL0,#00HXS: MOV 40H,#0FEH 扫描控制字初值 MOV DPTR,#TAB 取段码表地址 MOV P2,40H 从P2口输出 MOV A,30H 取显示数据到A MOVC A,A+DPTR 查显示数据对应段码 MOV P0,A 段码放入P0中 LCALL YS1MS 显示1MS MOV P0,#0FFH PO端口清零 MOV A

8、,40H 取扫描控制字放入A中 RL A A中数据循环左移 MOV 40H,A 放回40H地址段内 MOV P2,40H MOV A,31H ADD A,#10 进位显示 MOVC A,A+DPTR MOV P0,A LCALL YS1MS MOV P0,#0FFH MOV A,40H RL A MOV 40H,A MOV P2,40H MOV A,32H MOVC A,A+DPTR MOV P0,A LCALL YS1MS MOV P0,#0FFH MOV A,40H RL A MOV 40H,A MOV P2,40H MOV A,33H ADD A,#10 MOVC A,A+DPTR MO

9、V P0,A LCALL YS1MS MOV P0,#0FFH MOV A,40H RL A MOV 40H,A MOV P2,40H MOV A,34H MOVC A,A+DPTR MOV P0,A LCALL YS1MS MOV P0,#0FFH MOV A,40H RL A MOV 40H,A MOV P2,40H MOV A,35H MOVC A,A+DPTR MOV P0,A LCALL YS1MS MOV P0,#0FFH MOV A,40H RL A MOV 40H,A JB TF0,JIA 如果TF0为1时，则执行JIA，否则顺序执行 JNB P1.0,P100 为0则 转移到

10、P100 JNB P1.1,P1000 为0则 转移到P1000 JNB P1.2,P10000 为0则 转移到P10000 AJMP XS 跳转到 XSP100: MOV 30H,#0 清零程序 MOV 31H,#0 MOV 32H,#0 MOV 33H,#0 MOV 34H,#0 MOV 35H,#0JIA: CLR TF0 TF0清零 MOV A,35H 秒单位数据到A CJNE A,#9,JIA1 与 9进行比较，大于9就转移到JIA1 MOV 35H,0 秒个位清零 MOV A,34H 秒十位数据到A CJNE A,#5,JIA10 与5进行比较，大于5就转移到JIA10 MOV 3

11、4H,#0 秒十位清零P10000: JNB P1.2,P10000 为0则 转移到P10000 MOV A,33H 取分的个位到A CJNE A,#9,JIA100 与 9进行比较，大于9就转移到JIA100 MOV 33H,#0 分的个位清零 MOV A,32H 分十位数据到A CJNE A,#5,JIA1000 与5进行比较，大于5就转移到JIA1000 MOV 32H,#0 分的十位清零P1000: JNB P1.1,P1000 为0则 转移到P1000 MOV A,31H 时个位数据到A CJNE A,#9,JIA10000 与 9进行比较，大于9就转移到JIA10000 MOV 3

12、1H,#0 时的个位清零 MOV A,30H 时十位数据到A CJNE A,#2,JIA100000 与2进行比较，大于5就转移到JIA100000 MOV 30H,#0 时的十位清零 AJMP XS0 转移到 XSOJIA100000: INC 30H 加1 AJMP XS0 跳转到 XS0JIA10000: CJNE A,#3,JIAJIA 与3进行比较，大于则转移到JIAJIA MOV A,30H 将时的十位放到 A CJNE A,#02,JIAJIA 与2进行比较，大于则转移到JIAJIA MOV 30H,#0 时段清零 MOV 31H,#0 AJMP XS0 跳转到XSOJIAJIA

13、: INC 31H 加一 AJMP XS0 JIA1000:INC 32H AJMP XS0JIA100: INC 33H AJMP XS0 JIA10: INC 34H AJMP XS0JIA1: INC 35H AJMP XS0 RET 返回YS1MS: MOV R6,#9H 延时程序YL1: MOV R7,#19H DJNZ R7,$ DJNZ R6,YL1 RETTAB:DB 0C0H,0F9H,0A4H,0B0H,099H,092H,082H,0F8H,080H,090H 共阳段码表DB 040H,079H,024H,030H,019H,012H,002H,078H,000H,010

14、H END5. 结论通过晶体振荡电路，然后对信号波进行数字逻辑信号的分析处理，控制单片机个引脚的高低电平的变化，最终实现计时器的计时显示变化。6. 设计总结在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法. 在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至. 在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示.在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了. 在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏. 在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的.参考文献1 历雅萍、易映萍.电子技