数电课后习题

1、习题数字电子技术基础习题第一章逻辑代数基础1.1、 用布尔代数的基本公式和规则证明下列等式。1 .AB+BD+AD+DC=AB+D2 ABD+ABD+ABC=AD+ABC3 BC+D+D（B+C）（PX+5>5+D4 月8+ACD+KO+BC+BC=B+D5 AB+BC+CA-5+0）（6月）6 REC+ABC-ABTBCTCA1.AB+BC+CA=ABBCCA8 .（y十+x）（y+z）（y+为一yz（职+v）9 （义+B）（A+耳）（久十B）（A+E”0（HB+ABBC+BC）（CD+CD）-AS+BC+CD+DAW.ABCAOBOC12如果月ilEAX+BY=AXBY1.2、 求下

2、列函数的反函数。1. F1=AB+AB2. F=ABC+ABC+ABC+ABC3. =R+eD+C（其+Q）4. 严=B（AD+C）（C+功（0+B）5f+胶+越1.3、 写出下列函数的对偶式。】.产=at耳）（才+c）（c+d的+eIF=JbSSdaBJ+B+B+C+A+C+B+C4=XYZ+XYZ1.4、证明函数F为自对偶函数。F=CQAB+AB）+C（XB+耳苗1.5、用公式将下列函数化简为最简与或”式。2 .F=(T+?)Z+J京瓶+Z期3 .=AB+AC-hBC4 .F=AB+ASC+BC5 .=AE+AC+BCAD6 .F=AB-bACD+AC+EC7 .=AC+AB+BCD+BE

3、C+DEC&严=415+6+1百+C)488+豆CD9F=GF+(JT+K)Z1口,尸三(万+¥+£+甲)(，+幻(+¥+2+阴)1.6、 逻辑函数kXR+MXR+BXM斗第(五9+C)+C+X+夙m5°+C0。若A、BC、D、的输入波形如图所示，画出逻辑函数F的波形。图Tl11.7、 逻辑函数F1、F2、F3的逻辑图如图235所示，证明F1=F2=F3。-A-B - GD-E yET1.21.8、 给出与非“门、或非“门及异或”门逻辑符号如图236(a)所示，若A、B的波形如图236(b),画出F1、F2、F3波形图。UT1.3Cb)1.9、

4、用卡诺图将下列函数化为最简与或”式。2,尸=5>.(012工4,6,7g9/115)工312期“3,4,5,7913/45)；49=工/(23&7,810,U14)；1.10、 将下列具有无关最小项的函数化为最简与或”式；L尸=XmY&27/3,15)21=2鹏*。35,681引3一产=2加"口，工工5,7石41mzm4(234,5m711/4)1.11、 用卡诺图将下列函数化为最简与或”式；ABCAABC+ABC+ASC-2.FkRC+ABC+再G+员后守+EC二工尸=百万+ABCD+ABC.4.FABCD+ABC+DC+DCB+ABC1.12 用卡诺图化简下

5、列带有约束条件的逻辑函数1F1(A,B,C,D)=2>486圈9儿12)十二/012,1算4»)2P父氏BCD)-2辟地工3,4*11簿)+印加,用4,心)图TL41.13 、用最少的与非”门画出下列多输出逻辑函数的逻辑图。1 .fF=AC+BC-hAC-G=ASBCAB尸=7>*(2340,11,15)2 G=+(0P2,W0；l,15)、N=2>42,4,6,1(MU5)第二章门电路2.1 由TTL门组成的电路如图T2.1所示，已知它们的输入短路电流为Iis=1.6aA,高电平输入漏电流IiH=40仙A。试问：当A=B=1时，G1的.电流（拉，灌）为；A=0时，

6、G1的电流（拉，灌）为.。图T21图T2.2中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平UOH=；输出低电平UOL=；输入短路电流Iis=;高电平输入漏电流IiH=;阈值电平Ut=;开门电平UON=;关门电平UOFF=；低电平噪声容限UNL=；高电平噪声容限UNH=;最大灌电流IOLMax=;扇出系数N=。图T>22.3 TTL门电路输入端悬空时，应视为（高电平，低电平，不定）此时如用万用表测量其电压，读数约为(3.5V , 0V , 1.4V )2.4 CT74、CT74H、CT74S、CT74LS四个系歹用勺TTL集成电路，其中功耗最小的为；速度最快的为；综合性能指

7、标最好的为2.5 CMOS门电路的特点：静态功耗（很大，极低）；而动态功耗随着工作频率的提高而-（增加，减小，不变）；输入电阻（很大，很小）；噪声容限.（高，低，等）于TTL门。之间接一电阻（输出与地,2.6 集电极开路门（OC门）在使用时须在输出与输入，输出与电源）。2.7 图2.3所示电路中，G1、G2、G3是74LS系列的OC门，输出高电平时漏电流Icex=100仙A,其输出电流ILOmax=8mA;G4、G5、G6是74LS系列的与非门，其输入电流IiL=400祖A,IiH=20aA。试计算电阻RL的取值范围。+5VUT2.32.8 图T2.4中G1为TTL三态门，G2为TTL与非门，

8、万用表的内阻20kQ/V,量程5V。当C=1或C=0以及S通或断等不同情况下，U01和U02的电位各是多少？请填入表中，如果G2的悬空的输入端改接至0.3V,上述结果将有何变化?图T24CS通5新1U口 1=Uql1Uci尸Ug=0U口 Lu尸0Uo尸Ug=图T252.9 图T2.5示电路为TTL门电路，若用高内阻电压表各图M点的电压，估算一下量测出M点的电压为多少伏，并说明理由。2.10 图T2.6示电路为TTL门电路，非门的输入短路电流移，高电平输入电流为-0-05,当门1输入A为“1”或“0”时，问各流入门1输出端的电流为多少毫安？2.11 某同学按照上图线路做实验时，当A="

9、1”时，M点的电压Vm=1.6V左右，试分析原因。2.12 图T2.7所示电路为TTL三态门。三态门控制端G和波形如图所示，试分析此电路能否正常工作，2.13 图T2.8为由TTL“与非”门组成的电路，输入A、B的波形如图所示,试画出V0的波形。aIrMJpikF011rn-F-UJL图T2s2.14 图T2.9中门1、2、3均为TTL门电路，平均延迟时间为20ns,画出VO的波形。出VbV(j ； ： ； iflns40nn 60ns4()ris4(ta3 40cls 里愀£A1 Q-ajnk图T2.9第三章组合数字电路习题：3.1 分析图图T3.1所示电路的逻辑功能，写出输出的逻

10、辑表达式，列出真值表,说明其逻辑功能。图T313.2 逻辑电路如图T3.2所示:1、写出S、C、P、L的函数表达式;2、当取S和C作为电路的输出时，此电路的逻辑功能是什么?图T323.3 图T3.3为由三个全加器构成的电路试写出其输出F1,F2,F3,F4的表达式。图T333.4 图T3.4为由集成四位全加器74LS283和或非门构成的电路，已知输入DCBA为BCD8421码，写出B2B1的表达式，并列表说明输出D'C'B'A'为何种编码？3.5 图T3.5是由3线/8线译码器74LS138和与非门构成的电路，试写出P1和P2的表达式，列出真值表，说明其逻辑功能

11、。74LS13SEN01234567图T353.6 图T3.6是由八选一数据选择器构成的电路，试写出当G1G0为各种不同的取值时的输出Y的表达式。GtGO A一1B图T363.7 某水仓装有大小两台水泵排水，如图T3.7所示。试设计一个水泵启动、停止逻辑控制电路。具体要求是当水位在H以上时，大小水泵同时开动；水位在H、M之间时，只开大泵；水位在M、L之间时，只开小泵；水位在L以下时，停止排水。（列出真值表，写出与或非型表达式，用与或非门实现，注意约束项的使用）3.8 仿照全加器设计一个全减器，被减数A,减数B,低位来的借位J0,差为D,向上一位的借位为J。要求：1、列出真值表，写出D、J的表达

12、式；2、仿全加器，用二输入与非门实现；3、用最小项译码器74LS138实现；4、用双四选一数据选择器实现。3.9 设计一组合数字电路，输入为四位二进制码B3B2B1B0，当B3B2B1B0是BCD8421码时输出Y=1;否则Y=0。列出真值表，写出与或非型表达式，用集电极开路门实现。3.10 设计一显示译码器，输入三个变量，输出控制共阳极数码管显示六个字形，字形从0-9及A-Z中任选，要求用与非门实现。3.11 试用最小项译码器74LS138和和一片74LS00实现逻辑函数：上尸£尔P式41尸2；碑02司3.12 试用四位全加器74LS283和二输入与非门实现BCD8421码到BCD

13、5421码的转换。3.13 设计一个8421码转换成格雷码的转换电路。列出表达式，用“异或”门实现之。3.14 设计一个多功能组合数字电路，实现下表所示逻辑功能。表中C1,C0为功能选择输入信号；A,B为输入变量；F为输出。1、列出真值表，写出F的表达式;2、用八选一数据选择器和门电路实现ABAB3.15 用8选1数据选择器实现下列函数：(1)9=汇芨+(应+花十无'F/，XYZ+XZW+a+XY=XYZ+IF+Zf产=2>'8，1，2二&9,1。11)F=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD3.16 分析图3.8(a)所

14、示电路,写出L,Q,G的表达式，列出真值表，说明它完成什么逻辑功能；用图3.8(a)所示电路与集成四位数码比较器(如图3.17 b)所示)构成一个五位数码比较器。PA>0巳=日A>B74LS85A=EA<E正E3A2日2AlB1AOB。图T3.«3.17 要实现逻辑函数p-dm+Rc十豆e,能否只使用一片集成电路，是什么型号，如何连线？3.18 分析图T3.9所示电路中，当A、B、C、D只有一个改变状态时,是否存在竞争冒险现象？如果存在，都发生在其他变量为何种取值的情况下？图T3.9第四章触发器和定时器4.1 图T4.1(a)是由与非门构成的基本R-S触发器，试画出

15、在图(b)所示输入信号的作用下的输出波形。Q：:图T414.2 分析图T4.2所示电路，列出特性表，写出特性方程，说明其逻辑功能4.3 由CMOS门构成的电路如图T4.3(a)所示，请回答：(1)C=0时该电路属于组合电路还是时序电路？C=1时呢？(2)分别写出输出Q(或b1)的表达式；(3)已知输入A,B,C的波形如图T4.3(b),请画出对应的输出Q的波形。4.4 已知CP和D的波形如图T4.4所示，试对应画出习题4.2中电路的输出Q1及维持阻塞型D触发器的输出Q2的波形。(Q1Q2的初始状态为图T444.5 请用一个与门和一个D触发器构成一个T触发器。4.6 试写出图T4.5（a）中各T

16、TL触发器输出的次态函数（十”），并画出在图（b）所示CP波形作用下的输出波形。（各触发器的初态均为“0”）(b)图T45所示，触发器为维持阻塞型D触发器，初态均4.7 时序逻辑电路如图T4.6（a）为“0”（1）画出在图（b）所示CP作用下的输出QiQ2和Z的波形;分析Z与CP的关系qx：i： !Q2：i：:tIiIdihbb z ：；：；(a)图T464.8 根据特性方程，外加与非门将D触发器转换为J-K触发器；若反过来将J-K触发器转换为D触发器，当如何实现？：:：h；L日；：； ；H ：Ji： *(Mrn-njwTW-TL, dI-fIri *-f!. h|414.9 已知电路及CPA

17、的波形如图T4.7(a)和(b)所示，设触发器的初态为“0”，试画出输出端B和C的波形。图T4)4.10 试画出图T4.8(a)所示电路在图(b)所示输入信号CPX作用下的输出Q1、Q2和Z的波形(Q1、Q2的初态为“0”)。图T4Wcp_rL_TL_RLx J ：UU ： ：U：ULQ1_ ：Q2_ ：Z：(b)4.11 图T4.9(a)为由555定时器和D触发器构成的电路，请问:555定时器构成的是那种脉冲电路？(2)在图(b)中画出Uc,U01,U02的波形；计算U01和U02的频率。(4)如果在555定时器的第5脚接入4V的电压源，则U01的频率将变为多少？UcA+5V(QCb)因T4

18、34.12 图T4.10(a)是由555定时器构成的单稳态触发电路。(1)简要说明其工作原理；(2)计算暂稳态维持时间tw(3)画出在图(b)所示输入ui作用下的uC和u。的波形。(4)若ui的低电平维持时间为15ms,要求暂稳态维持时间tw不变，应采取什么措施？R9 IkIT-O.lpFa)Uc+t(ms)Uq,t(ms)CbJUT4.104.13 由555定时器构成的施密特触发器如图T4.11(a)所示(1)在图(b)中画出该电路的电压传输特性曲线；(2)如果输入ui为图(c)的波形；所示信号，对应画出输出uO的波形;(3)为使电路能识别出ui中的第二个尖峰，应采取什么措施？(4)在555

19、定时器的哪个管脚能得到与3脚一样的信号，如何接法？(b)E1T4114.14 图4.12为由两个555定时器接成的延时报警器，当开关S断开后，经过一定的延迟时间td后扬声器开始发出声音，如果在迟延时间内闭合开关，扬声器停止发声。在图中给定的参数下，计算延迟时间td和扬声器发出声音的频率。图T4.12第五章时序数字电路5.1 分析图T5.1所示时序电路，作出它的状态表和状态图。作出电平输入X序列为1011100时电路的时序图。T51CPX5.2 分析图T5.2所示时序电路，作出它的状态表和状态图并作当X1=1111110及X2=0110110时的时序图（设触发器初态为“00”）。5.3分析图T5

20、.3Y 0=000 。所示时序电路，作出它的状态图和时序图。起始状态CP5.4画出图T5.4 =0001 。所示时序电路的状态图和时序图，起始状态为Y3Y2Y1Y0Y3¥2Y1¥c5.5 画出图5.5图所示同步十进制减法计数器的状态图和时序图5.6 图T5.6所示电路是为某接收机而设计白分频电路，初始状态为“00”，问：(1)当X1X2=“00”；(2)当X1X2=“01”；(3)当X1X2=“11”时，各种状态为几分频？画出波形图。5.7 同步4位二进制计数器的功能表及逻辑符号如图T5.7(a)所示。如果同步二进制计数器按图T5.7(b)所示电路连接，要求：(1)列出该计

21、数器的计数顺序Qd端输出是几分频、占空比是多少？r I I 1 I 1,L QaQsQcQ 口-CK一'Rd ABC t> T -图 T5.7Q aQbQc Qd L * i"5.8 指出下列各种触发器中，哪些能组成移位寄存器，哪些不能；如果能，在（）内打对号，否则打X。基本R-S触发器（）；（2）同步R-S触发器（）；主从J-K触发器（）；（4）维持阻塞D触发器（）；（5）边沿J-K触发器（）;（6）CMOS主从D触发器（）。5.9 用维持阻塞D触发器和与非门设计一个三位右移寄存器，用一控制端X控制，当X=0时能串行输入新数据DI，当X=1时具有自循环功能。5.10

22、按照规定的状态分配，分别写出采用D触发器、JK触发器来实现状态表5.1所示的时序逻辑电路。表工1g1COAD/001hCfo10co/a6州11D5.11 用负边沿JK触发器及2输入4输出变量译码器，设计一个4相时钟分配器。5.12 用JK触发器设计一个可控计数器，当控制端C=1时，实现000100一110-111011000;当C=0时，实现000100110010一011000计数。要求写出：（1）状态图；（2）状态表；（3）状态方程；（4）检查能否自启动，画出状态图；（5）画出逻辑图。5.13 用JK触发器设计“1011”序列检测器。要求写出：（1）状态图；（2）状态表；（3）三种独立的

23、状态分配方案；（4）分别写出三种分配方案的状态方程；（5）画出最佳设计的逻辑图。5.14 用正边沿D触发器及其他门电路，设计一个节拍发生器，节拍顺序如图T5.8所示，写出设计过程。ET5.85.15用正边沿DCP、X为输入，型触发器设计一个满足图T5.9所示波形要求的逻辑电路,5.16 用正边沿D触发器设计一个具有如下功能的电路（电路如图T5.10所示）。（1）开关K处于位置1（即X=0）时，输出ZW=00;（2）当开关K掷到2（即X=1）时，电路要产生完整的系列输出，即ZW:00-01-11一10（开始X在位置1）;（3）如果完整的系列输出后，K仍在位置2,则ZW一直保持10状态，只有当K回

24、到位置1时，ZW才重新回到00。要求：（1）画出最简状态图；（2）列出状态表；（3）给定状态分配;（4）写出状态方程及输出方程；（5）画出逻辑图。+5V图T”。设讨 的 电路5.17 分析图T5.11所示由74LS161构成的电路(1)画出完整的状态转换图；(2)画出Qd相对于CP的波形，说明是几分频，Qd的占空比是多少pT74LS1S1C厂CDcBAL口DT5.115.18 分析图T5.12中的电路，说明它们分别是多少进制计数器？并回答：(1)若将图(a)中与非门G的输出改接至Cr端，而令Ld=1,画出状态转换转图，电路变为几进制？(2)图(b)电路的输出采用的是何种编码？列出状态转换表。&

25、quot;1pQc Qfc -T 74LS16Cr d c B A LdP74LS16"1C B A(a)(b)PQb /74LS16 比Cr D C B A Ld(C)5.19试用两片74LS161组成模为90 并工作可靠。的计数器，要求两片间采用异步审级法,5.20 图T5.13为由集成异步计数器74LS90、74LS93构成的电路，试分别列出状态转换表，说明它们是多少进制的计数器。CF-WPb一TCPa图5135.21 分析图T5.14所示电路的工作过程1、画出对应CP的输出QaQdQc和Qb的波形和状态转换图（Qa为高位）2、按QaQdQcQb顺序电路给出的是什么编码?3、按

26、QdQcQbQa顺序电路给出的编码又是什么样的?,I,CP加句,74LSS0即理IjI1图T5145.22图T5.15所示为一可变进制计数器。其中74LS138为3线/8线译码器,当Si=1且玛=0二°时，它进行译码操作，即当A2A1A0从000到111变化时匕£依次被选中而输出低电平。T1153为四选一数据选择器。试问当MN为各种不同输入时，可组成几种不同进制的计数器？分别是几进制？简述理由。图T515第六章大规模集成电路6.1 填空：1、按构成材料的不同，存储器可分为磁芯和半导体存储器两种。磁芯存储器利用来存储数据；而半导体存储器利用来存储数据。两者相比，前者一般容量较

27、；而后者具有速度的特点。2、半导体存储器按功能分有和两种。3、ROM主要由和两部分组成。按照工作方式的不同进行分类，ROM可分为、和三种。4、某EPROMt8数据线，13位地址线，则其存储容量为。5、在系统可编程逻辑器件简称为器件,这种器件在系统工作时（可以、不可以）对器件的内容进行重构，它包括、三种系列的产品。6、对isp器件进行编程时（需要、不需要）专门的编程器，对GAL器件进行编程时（需要、不需要）专门的编程器。7、对GAL器件和ispLSI器件进行编程时可以选用下列那几种输入方式。a）原理图方式b）ABEL-HDL语言c）VHDL语言d）原理图与ABEL语言混合输入方式e）FM输入方式

28、6.2 图T6.1是16X4位ROM,A3A2A1A0为地址输入，D3D2D1D0为数据输出，试分别写出D3,D2,D1和D0的逻辑表达式。A3A2A1AOD3 D2 D1 DO地址逢码器国T6I6.3 用16X4位ROM作成两个两位二进制数相乘(A1A0XB1B0)的运算器，列出真值表，画出存储矩阵的结点图。6.4 由一个三位二进制加法计数器和一个ROM构成的电路如图T6.2(a)所示1、写出输出F1、F2和F3的表达式;2、画出CP作用下F1、F2和F3的波形(计数器的初态为“0图T6,2计 般 器地址译码器cpnjTTLrWLTLrLF1:iI:；F2：；：；：F3：6.5 用PLA的与

29、或ROM对实现全加器6.6 用ispLSI器件实现一个用于步进电机驱动电路的序列脉冲发生器，步进电机有ABCDE五相绕组，工作时的导通顺序为AB-ABCBCBCDCDCDEDE-DEAEAEABAB。(用五个D触发器实现)。要求：1列出状态转换表，写出状态方程，2用ABEL-HDL或VHDL语言编写程序。6.7 试分析图T7.3所示电路的工作原理，画出输出电压Uo的波形。（表6.1中列出的是2716的十六个地位地址单元中所存的数据）)GJP GM0' 5 5 5 6 % Dl D. 271表61Aj AMiAjPj Dj Di P)CS6迪匡公用倒徨因00 0 0O-0 0 100 1000 11010 0010 10110011110 0 010 0 110 1010 11110 000000 0001111000000"1_L2_|p Qd QcQaOt74LS16CLCr。C 卜 A 9/ “ I I I I I IffiT6.3OOQOOOOOOOOOO