多功能数字钟——时分秒参考模板

1、电子电路综合实验设计报告 多功能数字钟的设计1 / 29目录 目录2一实验目的3二设计要求3三总体设计概要3四单元电路设计44.1振荡器电路44.2分频器电路74.3 时间计时单元的设计94.4译码与显示电路的设计134.5校时电路的设计154.6定时控制电路的设计174.7方案一整体电路图184.8 模块接线图及仿真结果184.8.1用软件绘制的单元接线图184.8.2单元模块仿真214.8.3整体仿真22五.测试结果分析23六面包板23七设计过程中出现的问题25八.实验用到的器件25一实验目的（1）加深对数字电子技术的理论知识的理解，结合实践进一步加深对单元电路基本功能的掌握和应用。（2）

2、通过具体数字电路模型，掌握一种常用电子电路仿真的软件，使学生能利用所学理论知识完成实际电路的设计、仿真和制作。（3）掌握数字钟的基本知识以及所用数字钟相关芯片的功能及使用方法。（4）了解面包板结构及其接线方法。（5）熟悉数字钟电路的设计与制作。二设计要求本课题是设计一个多功能数字钟，准确计时，以数字形式显示，时、分、秒的时间 ；小时的计时要求为“12翻1”，分和秒的计时要求为60进位 。三总体设计概要 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石

3、英晶体振荡器电路构成数字钟。数字钟电路系统的组成方框图如下。四单元电路设计4.1振荡器电路芯片介绍：555定时器引脚功能：Vi1（TH）：高电平触发端，简称高触发端，又称阈值端，标志为TH。Vi2（）：低电平触发端，简称低触发端，标志为。VCO：控制电压端。VO：输出端。Dis：放电端。：复位端。 555定时器逻辑符号和引脚555定时器内部结构低触发：当输入电压Vi2<VCC 且Vi1<VCC时，VTR=0，VTH=0，比较器C2输出为低电平，C1输出为高电平，基本RS触发器的输入端=0、=1，使Q1，0，经输出反相缓冲器后，VO1，T截止。这时称555定时器“低触发”；保持：若V

4、i2>VCC 且Vi1<VCC，则VTR=1，VTH=0，=1，基本RS触发器保持，VO和T状态不变，这时称555定时器“保持”。高触发：若Vi1>VCC，则VTH=1，比较器C1输出为低电平，无论C2输出何种电平，基本RS触发器因=0，使1，经输出反相缓冲器后，VO0；T导通。这时称555定时器“高触发”。555定时器控制功能表输 入输 出THVODis×<VCC<VCC>VCC×<VCC>VCC×LHHHLH不变L导通截止不变导通设计：振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，

5、通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。 电路图如图。 本课程设计采取用555定时器构成的多谐振荡器。由555定时器和外接元件R1、R2、C1构成多谐振荡器，脚2与脚6直接相连，如图所示。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端 Ct 放电，使电路产生振荡。输出信号的时间参数是： Ttw1tw2， tw10.7(R1R2)C ， tw20.7R2C 输出波形仿真图如图所示4.2分频器电路芯片介绍：74LS90是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法

6、计数器。  图173为74LS90引脚排列，表171为功能表。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：  (1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。  (2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。 (3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端， 则构成异步8421码十进制加法计数器。 

7、0;(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端， 则构成异步5421码十进制加法计数器。  (5)清零、置9功能。 a) 异步清零      当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA0000。  b) 置9功能  当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA 1

8、001。 74LS90引脚排列图 74LS90功能表设计：分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500KHz的低音频信号等。因此，可以选用3片我们较熟悉的中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即每1片Q0端输出频率为500Hz,每2片Q3输出为10Hz，每3片的Q3端输出1Hz。分频器设计电路4.3 时间计时单元的设计方案一：分和秒计数器：分和秒计数器都是模数M=60的计数器，其计数规律为0001585900选74LS92作为十位计数器，74LS

9、90作为个位计数器，再将他们级联组成模数M=60的计数器。 图1 分秒计数器逻辑电路图时计数器： 时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯常用的计时规律。选用74LS191和74LS74。 图2 时计数器逻辑电路图方案二：时计数器：U5、U6分别为时计时电路的十位个位计时芯片，将CKB接Q0实现十进制计数功能，两芯片的R0（1）相接、R0（2）相接，显示12时U6芯片的Q0输出高电平接R0（1），U5芯片的Q1、Q2要实现12翻1必须输出是3也就是0110，所以将U

10、5芯片的Q1、Q2接与门输出再接R0（2）实现对两个芯片的清零操作，但此时仅仅是12翻0.为了实现12翻1必须在翻0的时候对U5芯片产生一个下降沿脉冲信号，所以本电路采用将U5芯片的Q1、Q1接与门输出再和U6芯片的Q0相与，如图1-6所示，然后与U5芯片的进位信号相或，输出接U5的进位脉冲端，这样就可以实现在12翻0前的任何计时，第二个与门输出0，或门打开，脉冲信号正常通过或门进入U5的脉冲输入端，当要12翻0的时候，U5输出0110，U6输出0001，第二个与门输出1将或门封锁，此时两个芯片清零或门那儿产生了一个1-0的下降进位脉冲，使得U5此时变为1 ，实现了12翻1的功能。选用两片74

11、LS90 时计数器电路图分秒计数器芯片介绍：74LS192芯片介绍：74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示： 图2-1 74LS192的引脚排列及逻辑符号CPU为加计数时钟输入端，CPD为减计数时钟输入端。      LD为预置输入控制端，异步预置。    CR为复位输入端，高电平有效，异步清除。     CO为进位输出：1001状态后负脉冲输出，  

12、60;  BO为借位输出：0000状态后负脉冲输出。 74LS192的功能表如下表： 表2-1 74LS192功能表设计：74LS192为十进制计数器，TCU为进位端，其中一个74LS192和与门构成六进制计数。当秒十位的74LS192计数至6（0110）时，与门发出清零信号使74LS192清零。同时另一个74LS192也完成清零，这样就完成了60进制计数。秒和分 的计数器结构完全相同。当秒的十位在清零时也同时向分的个位发一个脉冲，使分加1。 分秒计数器电路图4.4译码与显示电路的设计图3 译码显示 当要求 输 出0-15时，消 隐 输 入 “”应为高 电平 或

13、开路；灭零 输 入“ ” 和 测 试 灯 输 入“”都必须在无效电平状态，即应为高电平。 LED 显 示 器 件 有 共 阳 极 和 共 阴 极 两 种 。 选 用 共 阴 极 的 5011A数 码 管 作 为 显 示 器 件 。 译 码 驱 动 也 可 选 CD4511 ， BCD 码 输 人 。 它 的 译 码 输 出 端 为 低 电平 有 效 ， 可 直 接 驱 动 共 阳 极 LED 数 码 管 。译码74LS48是BCD码到七段显示译码器，它可以直接驱动共阴极数码管。 其中，ABCD分别为输入端，OA OB OC OD OE OF OG分别为输出端接到数码显示管上的abcdefg上。

14、LTN称为测试数码管信号，LTN=0时，则所有的二极管都发光，称为一个“8”字，表示数码管显示正常，可以正常工作，否则不能。BIN称为灭灯信号，当BIN=0时，则无论ABCD为何值，均不显示；RBIN称为灭零信号，当RBIN=0时，如果ABCD=0000，则显示管不显示，RBON称为灭零输出端，当ABCD=0000时，则RBON输出为0。 需要显示时，只需将74LS48的显示译码器的输出端接到数码显示管上对应的位置即可。4.5校时电路的设计 当数字钟接通电源或者计数出现误差时，需要校正时间。校时是数字钟应具备的基本功能。一般电子手表都具有时，分，秒等校时功能。为了使电路简单，这里只进行分和小时

15、的校时。如图所示为校时电路逻辑图。 对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作为校时脉冲。图示电路为校“时”，校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，他们的控制功能如图表示。校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行快校时。如果校时脉冲由单次脉冲产生器提供，则可以进行慢校时。 需要注意的是，校时电路是由与非们构成的组合逻辑电路，开S1或S2为“1”或“0”时，

16、可能会产生抖动，接电容C1，C2可缓解抖动。所以实际使用时，一般会接一个RS触发器，将其改为去抖动开关电路。S1 S2 功能1 11 00 1计数校分校时4.6定时控制电路的设计 数字钟在指定的时刻发出信号，或驱动音响电路“闹时”（这里用可用指示灯来代替音响电路）；或对某装置的电源进行接通或断开“控制”。不管是闹还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。 例如 要求6时59分发出闹钟信号，持续时间为1分钟这是对应数字中的时个位计数器的状态=0110，分十位计数器的状态为=0101,分个位计数器的状态为=1001。若将上述技术其输出为1的所有输出端经过与门电路去控制

17、指示灯，可以使指示灯正好在6点59分亮，持续1分钟后熄灭，所以闹时控制信号Z的表达式为 Z=4.7方案一整体电路图4.8 模块接线图及仿真结果4.8.1用软件绘制的单元接线图分频振荡模块：计数器模块：图3 时计数单元接线图图4 分、秒计数单元校时电路：定时电路：4.8.2单元模块仿真分频仿真结果：计数器仿真结果：图5 时钟结果仿真图由图5可知，该时刻为1时28分51秒。4.8.3整体仿真 此时仿真出时刻为10时0分0秒。五.测试结果分析根据在软件中的仿真结果及相应的分析可知，电路可以实现设计要求，可以实现数字钟的基本功能，既计数功能，其时间以数字形式显示时、分、秒的时间 ；小时的计时要求为“1

18、2翻1”，分和秒的计时要求为60进位。基于仿真结果可以认定，此次多功能数字钟的设计是成功的。六面包板 面包板（也叫集成电路实验板）是电路实验中一种常用的具有多孔插座的插件板，在进行电路实验时，可以根据电路连接要求，在相应孔内插入电子元器件的引脚以及导线等，使其与孔内弹性接触簧片接触，由此连接成所需的实验电路，是用于搭试电路的重要工具。面包板的构成面包板的外观和内部结构如图所示，面包板分上下两部分，上面部分一般是由一行或两行的插孔构成的窄条，行和行之间电气不连通。每5 列插孔为一组，通常的面包板上有 10 组或11 组。对于10 组的结构，左边3 组内部电气连通，中间4 组内部电气连通，右边3

19、组内部电气连通，但左边3 组、中间4 组以及右边3 组之间是不连通的。对于11 组的结构，左边4 组内部电气连通，中间3 组内部电气连通，右边4 组内部电气连通，但左边4 组、中间3 组以及右边4 组之间是不连通的。若使用的时候需要连通，必须在两者之间跨接导线。 下面部分是由中间一条隔离凹槽和上下各5 行的插孔构成。在同一列中的5 个插孔是互相连通的，列和列之间以及凹槽上下部分则是不连通的。·面包板实验套材 电子控制电路基本实验所用的元器件包括：电池组2组（3V、6V，带电池卡、电极引线）。面包板（SYB-130或118、SYB-46型）。4只（红、绿、黄、橙），三极管4只（8050、9013×2、9014），数码管（LC5011）。数字集成电路10块（74LS00、74LS02、74LS04、74LS08、74LS32、74LS73、74LS74、74LS86、4511、4518）。继电器（JRC-21F），双金属复片（启辉器），磁控开关1套（条形磁铁、干簧管开关），压电陶瓷片（27mm