《数字电子技术(第二版)习题册》答案

1、精选优质文档-倾情为你奉上数字电子技术（第二版）习题册部分参考答案课题一 认识数字电路任务一 认识数制与数制转换一、填空题1时间 数值 1 021 8 1531 128 2554759616二、选择题1C 2B 3C 4B 5C 6A 7D三、判断题1 2 3× 4× 5 6× 7 8 9×四、问答题1答：数字电路中的信号为高电平或低电平两种状态，它正好与二进制的1和0相对应，因此，采用二进制更加方便和实用。2答：十六进制具有数据读写方便，与二进制相互转换简单，较直观地表示位状态等优点。五、计算题1（1）7 （2）15 （3）31 （4）2132（1）1

2、0102 （2）1 00002 （3）100 0000 00002 （4）100 0000 011023（1）278 （2）358（3）6508 （4）315384（1）010 1112 （2）001 101 1102（3）010 000 0002 （4）001 110 101 10125（1）0FH （2）1FH （3）36H （4）0AE63H6（1）0001 0110 B （2）0010 1010 1110 B（3）1011 1000 1111 1100B （4）0011 1111 1101 0101B任务二 学习二进制数算术运算一、填空题1加 减 乘 除20+0=0 0+1=1 1+0

3、=1 1+1=10 300=0 10=1 11=0 101=140×0=0 0×1=0 1×0=0 1×1=151 06最高 正 负 原码7字节8半字节9字二、选择题1C 2B 3C 4B 5B 6.B 7.C三、判断题1 2× 3× 4四、问答题1答：将二进制数0011移位至0110，是向左移动一位，应做乘2运算。2答：将二进制数1010 0000移位至0001 0100，是向右移动三位，应做除以8运算。五、计算题1（1） 1）1101 2）1 0001 1010 3）1100 0011 4）1 0001 0111（2） 1）10

4、1100 2）1100 1111 3）0100 0000 4）1011 1110（3） 1）11 0100 2）111 1000 3）100 0010 4）1110 0001（4） 1）111 2）0111 3）1 0100 4）1 00012（1）+126 （2）47 （3）58 （4）+127（5）+111 （6）63 （7）+0 （8）+1（9）32 768 （10）1 （11）+32767 （12）32767任务三 学习二进制代码一、填空题1图形 文字 符号 数码 二2一组二3448 4 2 152 4 2 165 4 2 1738100 00019110 000110011 0000

5、11011 1001二、判断题 1× 2× 3 4 5 6 7×三、问答题1答：8421BCD码是用四位二进制数为一组来表示一个十进制数。虽然在一组8421BCD码中，每位的进位也是二进制，但在组与组之间的进位，8421BCD码则是十进制。2答：格雷码的特点是任意两个相邻码之间仅有一位数码不同（包括首尾码），即从一个编码转移到下一个相邻编码时，只有一位状态发生变化，利用这一特点可以避免在转移过程中出现错码，所以是一种可靠性较高的代码。四、计算题1（1）19 （2）36 （3）57 （4）6892（1）0001 0000 0008421 （2）0001 0010 1

6、0008421（3）0001 0000 0010 01008421 （4）0010 0001 0000 000084213（1）10115421 （2）0001 0000 5421（3）0001 0000 00005421 （4）0001 0010 101154214（1）1011余3码 （2）0100 0011余3码（3）0100 0011 0011余3码 （4）0100 0101 1011余3码任务四 认识基本逻辑关系并测试逻辑门一、填空题1与2或3非4逻辑符号 逻辑真值表 逻辑波形图 逻辑函数式5电源 接地6与 或 非 异或 与非 或非二、选择题1D 2A 3D 4A 5B、C 6A、D

7、三、判断题1 2× 3 4 5× 6× 7× 8四、计算题1Y=ABC 2Y=A+B+C 3.Y=（A+B）C =AC+BC五、绘图题1 23任务五 测试TTL集成门电路一、填空题1TTL CMOS2体积小 质量轻 速度快 功耗低 可靠性高3高电平 低电平 高阻态4标准 低功耗肖特基5负载电阻 驱动电压6截止 转折 饱和二、选择题1D 2A 3C 4A 5D 6B 7B 8B 9C三、判断题1 2 3× 4 5 6× 7× 8 910 11 12 13四、问答题1答：集电极开路门（OC门）是指输出晶体管的集电极上无负载电阻，

8、也没有连接电源。OC门在逻辑功能上可以实现线与，即两个以上的OC门的输出端可以直接连接（通过负载电阻接电源），当某一个输出端为低电平时，公共输出端Y为低电平，即实现“线与”逻辑功能。2答：绝大多数集成电路的右下角为接地脚GND，左上角为正电源脚。选用万用表R×1K量程，将万用表黑表笔接GND，红表笔依次接其他管脚，测试出各管脚的正向电阻值；再将万用表红表笔接GND，黑表笔依次接其他管脚，测试出各管脚的反向电阻值；并将所测电阻值与参考阻值对比即可。任务六 测试CMOS集成门电路一、填空题1PMOS NMOS2高 低 小 简单 集成3318V二、判断题1 2 3 4× 5 6三

9、、问答题1.答：因为CMOS器件用一层极薄的二氧化硅材料作为电极的绝缘层，输入电阻非常大，使得栅极上的感应电荷不易泄漏，栅极只要有少量的电荷，便可产生较高的电压，绝缘层易被击穿而损坏。所以CMOS集成电路容易受静电影响而损坏。2答：不使用的CMOS器件要将电极短路存放，CMOS器件应插在导电泡沫橡胶上或用锡箔纸包好。3答：在未加电源电压的情况下，不允许在CMOS集成电路输入端接入信号。开机时，应先加电源电压；关机时，应先关掉输入信号，再切断电源。CMOS集成电路输出端不允许与UDD或USS直接短接。任务七 测试集成门电路的逻辑功能一、填空题1R×1k挡25.0 极性3左4带电5断电二

10、、问答题1答：TTL电路的高电平输出电流IOH远远小于低电平输出电流IOL，因此，当负载要求提供较大电流时，应当用TTL 电路的低电平去驱动负载。 2答：CMOS电路的高电平输出电流IOH和低电平输出电流IOL通常是相等的，因此CMOS 电路的高、低电平都可以去驱动负载。3答：CMOS电路的高电平值往往高于TTL电路的高电平值，因此用TTL电路去驱动CMOS电路时，必须将TTL的输出电平升高。4答：用CMOS电路去驱动TTL电路时，主要是提高CMOS电路的驱动电流。任务八 化简逻辑函数一、填空题10 120314A516A71809A10A二、选择题1B 2D 3A三、判断题1× 2

11、× 3×四、问答题1答：因为逻辑函数式越简单与之对应的逻辑电路越容易建立，使用器件越少，可靠性越高。2答：最简“与或”逻辑函数式的标准是：（1）乘积项的个数最少；（2）每个乘积项中的逻辑变量数最少。3答：包含全部变量的乘积项称作逻辑函数的最小项。4答：（1）处于同一行（列）或同一行（列）两端的两个相邻小方格，可圈为一组，同时消去一对不同的变量。（2）4个小方格组成一个大方块，或组成一行（列），或在相邻两行（列）的两端，或处于4个角，可以圈为一组，同时消去两对不同的变量。（3）8个小方格组成一个长方形，或处于两边的两行（列），可以圈为一组，同时消去三对不同的变量。五、证明题1

12、（1）A·A=A表1-4变量逻辑式左边逻辑式的右边AA·AA000111（2）A·=0表1-5变量运算过程逻辑式左边逻辑式的右边AA·001001000（3）A+=1表1-6变量运算过程逻辑式左边逻辑式的右边AA+101111011（4）A+1=1表1-7变量逻辑式左边逻辑式的右边AA+11011111（5）A+A=A表1- 8变量逻辑式左边逻辑式的右边AA+AA000111（6）A+AB=A表1- 9变量运算过程逻辑式的左边逻辑式的右边ABABA+ABA00000010001001111111（7）A（A+B）=A表1- 10变量运算过程逻辑式的左边逻

13、辑式的右边ABA+BA（A+B）A00000011001011111111（8）A+B=A+B表1- 11变量运算过程逻辑式的左边逻辑式的右边ABBA+BA+B001000011111100011110011（9）表1- 12变量运算过程逻辑式的左边逻辑式的右边AB+001111011011100111110000（10）表1- 13变量运算过程逻辑式的左边逻辑式的右边AB·0011110110001001001100002（1）证明：左边=右边（2）证明：左边=A(1+B)+=A+AB+=A+B=右边（3）证明：左边=右边（4）证明：左边=右边（5）证明：左边=右边（6）证明：左边

14、=右边（7）证明：左边=右边（8）证明：左边=右边（9）证明：左边=右边六、化简题1（1）（2）=（3）（4）2（1）（2）3（1） （2） 综合练习一一、识别题1或门 2或非门 3与非门4异或门 5非门 6与门7或非门 8或门 9与门10非门 11异或门 12与非门二、填空题11000 1110 1011 10112一三、判断题1. 2× 3× 4× 5 6 7× 8 9×四、证明题1（1）表1- 14变量逻辑式的左边运算过程逻辑式的右边ABC00011111001011000100101001101000100001101010010011

15、00001011100000（2）表1- 15变量逻辑式的左边运算过程逻辑式的右边ABC+0001111100111101010110110111100110010111101101011101001111100000（3）表1-16变量运算过程逻辑式的左边逻辑式的右边ABB000000111110100110112（1）证明：左边=右边（2）证明：左边=右边（3）证明：五、化简题12专心-专注-专业课题二 组装与测试组合逻辑电路任务一 分析和测试给定的组合逻辑电路一、填空题1组合 时序2反馈 记忆3当时的输入状态4编码 译码 选择 加法 比较5由后向前 逻辑函数式 真值表 真值表 逻辑功能6

16、1 偶 奇二、证明题1a） 2a）b） b）3a） 4a）b） b）5a）b）三、分析题1（1）由逻辑电路可得其逻辑函数式为：（2）列出真值表（3）分析其逻辑功能：由真值表可得：相同出0，相异出1。异或门逻辑。2（1）由逻辑电路可得其逻辑函数式为：（2）列出真值表（3）分析其逻辑功能：由真值表可得：相同出0，相异出1。异或门逻辑。3（1）由逻辑电路可得其逻辑函数式为：（2）列出真值表（3）分析其逻辑功能：由真值表可得：相同出1，相异出0。同或门逻辑。4（1）由逻辑电路可得其逻辑函数式为：（2）列出真值表（3）分析其逻辑功能：由真值表可得：当A，B，C输入变量中1的个数为多数时，输出变量为1，所

17、以是3位多数通过表决电路。任务二 设计和测试“四舍五入”逻辑电路一、填空题1逻辑函数2输入、输出 真值表 逻辑函数式 逻辑电路图 实际元器件二、设计题1由题意可得其逻辑函数式为：Y=AB+BC+AC由此可得逻辑电路图为：2由题意可得其逻辑函数式为：由此可得逻辑电路图为：3由题意可得其逻辑函数式为：由此可得逻辑电路图为：任务三 应用编码器、译码器组装十进制数码显示电路一、填空题18421BCD2最高3七4阴 阳二、选择题1A 2B 3A 4D 5A 6A 7C 8D三、判断题1 2 3× 4× 5四、绘图题1见教材第73页图210a。 2见教材第74页图212a。 3见教材第

18、82页图219a。五、设计题1Y=m(5,6,7,8,9) 2Y=m(1,3,5,7) 3Y=m(3,5,6,7)任务四 应用数据选择器组装三地开关控制电路一、填空题1多 一28 两二、选择题1D 2B 3D三、判断题1× 2.四、设计题1Y(A,B,C)=m(0,1,3,6) 2Y=m(0,2,4,6,) 38421BCDABCDY=D00000D0=11000120010D1234=1910011010D5=010111100D6=011011110D7=01111任务五 应用加法器组装BCD码转余3码

19、电路一、填空题1半加 两 两2全加 三 两二、判断题1 2 3 4× 5× 6三、计算题解：表2-1加数A110110110001101000011100加数B101001100010101101100111低位进位CI0101101和S100000010100011001110100高位进位CO4110101任务六 应用数值比较器组装工件规格识别电路一、填空题 二、选择题1A 2C 3A 4B三、设计题综合练习二一、选择题1B 2C 3D 4A二、问答题1答：编码器的功能是将特定信息转换为一组二进制代码。例如，十进制编码器是将输入信号转换为8421BCD码。2答：译码器的

20、功能是将代码转换为特定信息。例如，CD4511将输入信号8421BCD码译为七段字形显示码，并驱动数码管显示相应字形。3答：数据选择器的功能是在一组信号（又称地址码）的控制下，从多路输入信号中选择某一路信号输出。4答：加法器的功能是完成两数之间的数值相加运算。5答：数值比较器的功能是对两个数A，B进行比较，判断两个数A和B属于AB，AB或AB中的哪种情况。三、分析题1由逻辑电路图可得其逻辑表达式为：真值表为：ABCY00000011010101111001101111011110由真值表可知，逻辑功能为输入不一致为1，否则为0。2由逻辑电路图可得其逻辑表达式为：3密码ABCD=01014图2-

21、24所示电路由4个与非门构成。当M=1时， 当M=0时，5图2-25所示电路由4个同或门构成。当M=1时， 当M=0时， 四、设计题1由题意可得其逻辑函数式为：由此可得逻辑电路图为：2由题意可得其逻辑函数式为：35421BCDABCDY=D00000D0=11000120010D12=01010110D3=0011151000D4=16100171010D56=11011110D7=01111456课题三 触发器的应用任务一 应用RS触发器制作手动脉冲信号发生器一、填空题1记忆2与非3反馈4真值 特性 状态转换 波形二、选择题1 C 2B 3

22、B 4A 5D三、判断题1 2 3 4 5四、绘图题1RS触发器电路图和逻辑符号如图所示： 图3-1 习题1表3-1Qn+1功能00*不定态，应避免出现010置0101置111Qn保持（记忆）状态2图3-2 五、分析题1保持原状态不变 2输出高电平 3输出低电平 4输出状态不定任务二 学习和测试JK触发器一、填空题1保持 置0 置1 翻转2上升沿 下降沿3空翻4直接电平 CP电平 脉冲 边沿二、选择题1B 2C 3A 4D三、判断题1× 2× 3 四、绘图题12任务三 应用D触发器组装4人抢答器一、判断题1× 2 3 4二、绘图题12三、分析题1答：主持人按下复位

23、按钮时：Q输出低电平，LED灭，重新开始抢答。2答：4号选手抢先按下按钮：则输入信号4D为高电平，或门电路输出也为高电平，该信号的上升沿接入时钟脉冲CP端，所以4Q输出高电平，相应的LED亮。只要4D保持电平不变，CP端始终为高电平，即CP端被封锁，其他选手按下按钮的动作无效。任务四 触发器功能转换一、填空题1功能转换2特性方程3RS JK D T T4J、K 保持 翻转5T 翻转6S R二、选择题1C 2A 3D三、绘图题1该电路构成T触发器。2该电路构成T触发器。3该电路由D触发器转换为T触发器。4该电路由JK触发器转换为D触发器。综合练习三一、填空题1（约束条件）23456保持、输出=输

24、入7保持、置0、置1、翻转8保持、翻转9翻转10下降、上升11不定12高、低、上升、下降130、1、高二、选择题1C 2C 3D三、判断题1 2 3*四、设计题RSQnQn+1000000110101011110001010110×111×解：电路图为：逻辑符号为：真值表如图所示：特性方程为：约束条件为：SR = 0（表示不能施加S = R =1的输入）课题四 组装与测试时序逻辑电路任务一 分析和测试给定的时序逻辑电路一、填空题1组合 触发器2输入 原来的3触发 计数 数据寄存 移位寄存4时钟脉冲 同步 异步5状态转换表 状态转换图 时序图6输入 时钟脉冲7模839状态 编

25、码 去向 输出二、判断题1 2× 3 4×三、分析题1电路方程为：2电路状态转换表为：CP100000120010103010011401110051001016101110711011181110003状态转换图为：4异 3 8 二 加任务二 组装与测试集成二进制加法计数器一、填空题1加 减 加/减可逆2二 十 N3同步 异步4同步 异步5同步 异步64 二 异步 同步 数据 加法774LS163是同步清零8D3，D2，D1，D09Q3，Q2，Q1，Q0二、选择题1C 2A 3A 4B 5D 6D三、判断题1 2 3× 4 5× 6四、问答题1答：异步

26、清零是指清零操作不受CP脉冲和其他输入信号的影响，属优先级最高的一种控制；同步清零是在时钟脉冲CP到达时刻才能清零。2答：异步置数是指置数操作不受CP脉冲限制；同步置数是指置数操作与时钟脉冲CP边沿同步。3答：时钟脉冲信号CP和计数器输出信号Q0，Q1，Q2，Q3的频率依次降低了二分之一，这就是计数器的分频作用。任务三 组装与测试集成二进制加/减可逆计数器一、填空题14 二 异步 异步 数据 加 减22 1 13UP DOWN4DOWN UP二、选择题1C 2B 3A 4C 5B三、绘图题答案见教材第144页图416、图418。 任务四 组装与测试集成十进制加/减可逆计数器一、填空题14 十

27、异步 异步 数据 加/减22 1 1二、选择题1C 2B 3A 4C 5B 6C三、绘图题1答案见教材第147页图420和图421。2答案见教材第148页图422和图423。任务五 组装与测试任意进制计数器一、填空题1二 四 五 八 十 十六2清零 置数3n-m二、选择题1A 2D 3A 4C 5B三、问答题1答：利用清零法转换计数器数制时，由于计数过程中跳过了原有产生进位信号的状态1111，所以没有进位信号输出，因此输出进位信号必须通过译码电路才能得出。2答：在利用同步置数法转换计数器数制时，把预置数据输入端置成其他状态，而不置成0000，然后使该电路从该状态开始加1计数。这种方法的优点是利

28、用了原计数器的进位端，不需要另加进位译码电路，电路结构简单。缺点是计数器不从0开始计数。四、设计题1将0110作为译码信号。 2将1000作为译码信号。 3第13个脉冲到达时输出状态1101。 4将0111作为译码信号。 任务六 组装与测试多级任意进制计数器一、填空题1大于28421BCD二、分析题1答：A信号为两级计数器异步低电平清零；B信号提供CP时钟计数脉冲；C信号为两级计数器进位信号。2答：集成计数器片1的使能端接高电平具有计数功能，即来一个CP脉冲上升沿时，计数器对CP脉冲进行增1计数。而片2的使能端接片1的进位信号输出端，则表示当片1的进位输出端为0时，集成计数器片2数据保持；当片

29、1的进位输出端为1时，集成计数器片2对CP脉冲进行增1计数，以实现传送进位信号。3答：集成计数器片1数据输出端Q0，Q1，Q2，Q3各具有1/2、1/4、1/8、1/16的分频功能。4答：集成计数器片2数据输出端Q0，Q1，Q2，Q3各具有1/32、1/64、1/128、1/256的分频功能。5答：该计数器是同步触发方式。6答：电路逻辑功能是同步256进制加法计数器。三、设计题任务七 组装与测试集成二五十进制计数器一、填空题1两 4 22二 五 十38421 54214百二、设计题12任务八 组装与测试数据寄存器一、填空题1数据 触发器2数据 移位3预置 接收 保存 输出4并行 并行5串行 串

30、行6移位脉冲二、选择题1C 2A 3C 4A 5C 6B 7A 8D三、设计题1设置M1M0=11，使移位寄存器为数据并行输入/输出工作方式，并将寄存器的数据输入端设为D3D2D1D0=1010，在脉冲信号的上升沿寄存器输出端Q3Q2Q1Q0=1010。2设置M1M0=10，使移位寄存器为数据串行左移工作方式。综合练习四一、填空题1时钟脉冲216 1111B310 1001B43 4 75连在一起6触发器7输入 输出 输入 输出84 4二、判断题1× 2 3×三、分析题1这是一个同步16位二进制加法计数器，也可以作为16级分频器。2表4-2片1输出频率(Hz)片2输出频率(

31、Hz)片3输出频率(Hz)片4输出频率(Hz)Q016 384Q01 024Q064Q04Q18 192Q1512Q132Q12Q24 096Q2256Q216Q21Q32 048Q3128Q38Q30.5四、设计题12课题五 组装与测试555时基电路和石英晶体多谐振荡器电路任务一 组装与测试555延时控制电路一、填空题1模拟 数字2延时 波形 脉冲34.516 2004两5低电平触发 输出 直接复位 电压控制 高电平触发 放电二、选择题1B 2C 3B 4A 5B三、判断题1 2 3四、计算题1解：tW=1.1RC=1.1×47×103×33×10-6

32、=1.7s2解：R=tW/（1.1C）=5/(1.1×47×10-6)=96 k任务二 组装与测试555施密特触发器一、填空题1两 回差2上3下二、选择题1B 2C 3A 4C 5A三、计算题1解：上门槛电压 U+=2/3UCC=2/3×9=6V下门槛电压 U-=1/3UCC=1/3×9=3V回差电压 6-3 =3V电压转移特性如右图所示。2解：上门槛电压 U+=5V下门槛电压 U-=1/2U+=2.5V回差电压 5-2.5 =2.5V电压转移特性如右图所示。任务三 组装555时钟脉冲信号发生器一、填空题1矩形2占空比3慢 快 慢 快4截止 充5导通 放

33、二、计算题解：任务四 组装与测试石英晶体秒脉冲振荡器一、填空题1压电2尺寸 形状35 14 15414 二 计数 分频 振荡 1.015 8MHz52 4 8 32 64 128 256 512 1024 2048二、判断题1× 2× 3综合练习五一、绘图题二、分析题1答：当手未碰金属触摸片时，脚、脚均为高电平，输出端脚为低电平，发光二极管LED灭。当手碰金属触摸片时，由于脚感应低电平，输出端脚为高电平，发光二极管LED亮。同时脚放电管截止，电源+6V经200K电阻对50µF电容器充电，经过充电延时时间，脚、脚均为高电平，输出端脚为低电平，LED自动熄灭。发光二极

34、管LED亮的时间为：2（1）答：按钮S未按下时：第1个555延时定时器输出为低电平，控制第2个555定时器不能工作；第2个555定时器构成多谐振荡器，由于复位端为低电平，所以输出为低电平状态，喇叭不发音。（2）答：每按动一下按钮S后：第1个555定时器输出为高电平，并处于延时状态。第2个555定时器由于复位端为高电平，所以输出多谐振荡信号，振荡频率为649Hz，喇叭发音。第1个555定时器延时5.6s时间到，控制第2个555定时器停止振荡输出。课题六 半导体存储器的应用任务一 应用ROM制作彩灯控制器一、填空题1二2电擦除只读 反复擦除或改写312 异 高4电擦除只读 16 0000H0FFF

35、FH 8 8二、选择题1C 2D 3B 4B 5B三、判断题1× 2× 3 4 5 6 7四、分析题12答：需要使用存储器W27C512的A0A2地址线。存储8个显示状态数据的地址码从小到大依次是00H07H。计数器CD4040的复位端连接本身芯片的Q4。任务二 应用ROM实现组合逻辑函数一、填空题122“或”316 8二、选择题1C 2A三、设计题（1）它们的最小项表达式为：（2）（3）输入变量ROM输出/逻辑函数真值表存储器ABCD3/Y4D2/Y3D1/Y2D0/Y1数据码地址码000100109H0000H00111100EH0001H010010105H0002H

36、01111100EH0003H100001002H0004H101010105H0005H110001002H0006H111100109H0007H任务三 应用ROM实现乘法运算表设计题1（1）（2）乘数ROM输出/乘积真值表存储器A1A0 B1B0D3/S3D2/S2D1/S1D0/S0数据码地址码00 00000000H0000H00 01000000H0001H00 10000000H0002H00 11000000H0003H01 00000000H0004H01 01000101H0005H01 10001002H0006H01 11001103H0007H10 00000000H

37、0008H10 01001002H0009H10 10010004H000AH10 11011006H000BH11 00000000H000CH11 01001103H000DH11 10011006H000EH11 11100109H000FH2（1）（2）加数ROM输出/和真值表存储器A1A0 B1B0D3D2/S2D1/S1D0/S0数据码地址码00 00000000H0000H00 01000101H0001H00 10001002H0002H00 11001103H0003H01 00000101H0004H01 01001002H0005H01 10001103H0006H01

38、11010004H0007H10 00001002H0008H10 01001103H0009H10 10010004H000AH10 11010105H000BH11 00001103H000CH11 01010004H000DH11 10010105H000EH11 11011006H000FH任务四 学习随机存储器RAM一、填空题1读 写 消失2选中 禁止3写入 读数410 1024 4 1K×4位5位 字二、绘图题12综合练习六设计题1（1） （2）小组成员ROM输出/Y真值表存储器ABCDD3D2D1D0/Y数据码地址码0000000000H0000H0001000000H0001H0010000000H0002H0011000000H0003H0100000000H0004H0101000000H0005H0110000000H0006