《ARM嵌入式系统》实验讲义

1、实验一实验一 实验平台熟悉与实验平台熟悉与 ADSADS 开发环境开发环境一、实验目的一、实验目的1. 熟悉 EL-ARM-DSP-IV 实验系统；2. 熟悉 ADS 开发环境二、实验内容二、实验内容1. 了解 ARM 核心板和实验箱底板的硬件资源；2. 通过 ADS1.2 集成开发环境实现最简单程序来熟悉实验过程。三、实验设备三、实验设备1. 硬件：EL-ARM-DSP-IV 教学实验箱，Intel Core i3PC 机，J-Link 仿真器，串口电缆。2. 软件：Windows XP 操作系统， ADS1.2 集成开发环境，仿真调试驱动程序四、四、EL-ARM-DSP-IVEL-ARM-

2、DSP-IV 实验系统的资源介绍实验系统的资源介绍1 1、EL-ARM-DSP-IVEL-ARM-DSP-IV 实验箱硬件资源概述实验箱硬件资源概述EL-ARM-DSP-IV 型教学实验系统属于一种综合的教学实验系统，该实验系统集成 ARM 和 DSP的控制接口，实现了多模块多 CPU 协同工作的应用实验。它是集学习、应用编程、开发研究于一体的 ARM 和 DSP 实验教学系统。用户可根据自己的需求选用不同类型的 CPU 适配板，在不需要改变任何配置情况下，支持的 ARM 板卡有 EL-ARM9-S3C2410（ARM9）和 ARM10。支持的 DSP 板卡有：TECH_V2407、TECH_

3、V2812、TECH_V5402、TECH_V5409、TECH_V5416、TECH_V5509、TECH_V6XXX 等，可完成 ARM9 和 ARM7 的学习，同时，实验系统上的 Tech_V 总线能够拓展较为丰富的实验接口板。用户在了解“E_LAB” ”标准后，能研发出不同用途的实验接口板。除此之外，在实验板上有丰富的外围扩展资源（模拟信号发生器，数字量 IO 输入输出，语音编解码、人机接口等单元） ，可以完成 ARM 和 DSP 的基础实验、算法实验和数据通信实验、扩展实验；可以完成 ARM 操作系统下与 DSP 协同多 CPU 工作等。综上所述，该实验系统可以满足广大用户的需求，是

4、各类用户的理想选择。下面给出该实验系统的基本框图，其中蓝色模块为 ARM 模块，粉色模块为 DSP 模块，无色模块为 ARM 和 DSP 的共用模块。1.11.1 ARM 部分硬件组成部分硬件组成该实验系统硬件资源主要包括：一组 CPU 板接口：支持 ARM9 核心板，ARM10 核心板；一组 E_LAB 接口：扩展 E-LAB 模块；CPLD 单元：处理 ARM，DSP 的逻辑和时序语音处理单元：IIS 格式，芯片 UDA1341TS，采样频率最高 48KHz；LCD 液晶显示单元：8 寸 TFT 屏；触摸屏单元： 四线电阻屏，8 寸；键盘单元：4X4 键盘，带 8 位 LED 数码管；芯片

5、 HD7279A；数字量输入输出扩展单元一个 USB 扩展单元：USB2.0，芯片 CY768013。ARM-DSP-IV结构框图ARM_CPUDSP_CPUCPLDDRAMTFT_LCDUSB2.0AudioE_lab扩展AD/DAUSBAudioE_lab扩展Switch(共用)4X4key(共用)LED(共用)七段数码显示(共用)1.21.2 核心板的硬件资源（核心板的硬件资源（ARM920TARM920T 核）核）在核心 CPU 板上包括下列单元和芯片，32 位 ARM920T 的处理器，即三星的 S3C2410 芯片，两片动态存储器，每片 32M 字节，一片 32M 字节的 NAND

6、_flash 存储器，一个 USB 主接口，一个 USB 从接口，一个 10/100M 的以太网控制芯片，完成网络访问功能，一个 UART 接口，完成串口通信，最高波特率率为 115200bps, 一个 RTC 实时时钟，一个 5V 转 3.3V 和 1.8V 的电源管理模块，一个 20 针的JTAG 调试接口。具体元器件见表 1-1。表 1-1芯片名称芯片名称数量数量功能功能板上标号板上标号S3C24101ARM920T，中央处理器S3C2410XHY57V5616202动态存储器（SDRAM） ，32MB/片HY57V561620K9F56081海量存储器，32MBK9F5608UAX88

7、796110/100M 以太网控制器AX88796AS1117-3.315V 转 3.3VAS1117-3.3AS1117-1.815V 转 1.8VAS1117-1.8MAX32321RS232 转换IMP811-S1复位IMP811具体的单元、跳线见表 1-2。表表 1-21-2标号标号名称名称功能功能JP1JTAG 复位单元控制 nRESET 与 nTRST 是否接通AREF SEL模拟参考电压选择短接后连接到 VDD33，否则接地3S/4S3Step 与 4Step 选设置 Nand Flash 的运行模式，选择择NCON（CPU 引脚）与 3Step、4Step 连接RESET复位键

8、系统复位按键PS电源插座电源插座，接 5V 电源SW电源开关拨向 EXT 接通，拨向 INT 断开电源USB-HOST主 USB 单元主 USBUART0(CROSS/F)串口 0 单元和 S3C2410 的串口 0 通信USB-DEVICE从 USB 单元USB 设备RJ45网络单元访问以太网ARM-JTAGJTAG 插座20 针 JTAG 插座，用于与宿主机通信INTERFACE C功能单元INTERFACE B数据、地址单元INTERFACE A功能单元表 1-3 为核心板上各 LED 指示灯的意义。表表 1-31-3标号标号名称名称功能功能PWRLED 灯电源指示灯LED1LED 灯G

9、PI/O 口 G 口的第 8 位指示LED2LED 灯GPI/O 口 G 口的第 9 位指示表 1-4 为核心板上的晶振单元表表 1-41-4标号标号名称名称功能功能12MHzCPU 主时钟晶振外接 12MHz32KHzRTC 时钟晶振外接 32.768KHz25MHz网络时钟晶振外接 25MHz2、核心板资源的具体介绍、核心板资源的具体介绍2.12.1 电源模块电源模块在 S3C2410 CPU 板上由于其内核采用 1.8V，I/O 接口采用 3.3V 供电，因此需要将通用的 5V 转换成 1.8V 和 3.3V。图 1-1-2 为使用 LM1117 电源转换芯片把 5V 转成 3.3V 和

10、 1.8V 的转换电路。图图 1-1-11-1-12.22.2 NAND_FLASHNAND_FLASH 海量存储器单元海量存储器单元该存储单元在板卡上标号为 K9F5608U，选用 32MB 字节的 K9F5608U，8 位数据总线，该芯片由S3C2410 的相关引脚直接控制， CPU 分配给它的地址空间为 0 x0000 00000 x01ff ffff。启动代码部分则放在从 0 x0000 0000 开始的地址空间内。系统将 CPU 的引脚 OM1:0设置成 00b，当核心板上电复位时，系统首先将 Nand_Flash 开始的 04K 的程序映射到 SteppingStone 区，然后从

11、那里开始执行。Nand_Flash 可以存放数据和程序，但需要特定的指令进行读写。2.32.3 同步动态存储器单元同步动态存储器单元该存储单元在板卡上标号为 HY57V561620。选用两片 8MB 字节的 HY57V561620，32 位数据总线。片选 NSCS6 接两片 HY57V561620 单元作为片选信号，CPU 分配给这两片 HY57V561620 单元的地址空间分别为 0 x3000 0000 - 0 x31ff ffff, 0 x3200 0000-0 x33ffffff,也就是 S3C2410CPU 的 Bank6 区和 Bank7 区。2.42.4 RS232RS232 串

12、口单元串口单元该存储单元在板卡上标号为 UART0(CROSS/F)，选用了 MAX3232 电压转换芯片，进行 PC 机与 CPU板的串口通讯。它采用收、发、地，三线连接，无握手信号。通过 S3C2410 内部的串口 0 控制器进行控制。2.52.5 主主/ /从从 USBUSB 单元单元该单元在板卡上标号为 USB-HOST 和 USB-DEVICE，通过 S3C2410 内部的 USB 主控制器和 USB 设备控制器进行控制。2.62.6 网络单元网络单元该存储单元在板卡上标号为 AX88796，选用了 ASIX 公司的 AX88796 网络芯片，传输速率为10/100M 自适应，16

13、位数据总线传输，片选 NGCS2 接网络单元。CPU 分配给 AX88796 单元的地址空间为 0 x1000 00000 x1800 0000,也就是 S3C2410CPU 的 bank2 区。S3C2410CPU 的外部中断外部中断 ExINT2ExINT2响应该中断。RJ45 插座上面自带数据传输的指示灯。为清楚显示核心板上各存储区及单元，见表 1-5。表表 1-51-5标号名称存储区存储的有效区容量（字节）HY57V561620同步动态存储器Bank70 x3200 0000 - 0 x33ff ffff32MHY57V561620同步动态存储器Bank60 x3000 0000 -

14、0 x31ff ffff32MAX88796网络控制器Band20 x1000 0000 后的若干若干寄存器NAND_FLASH海量存储器Bank00 x0000 0000 - 0 x01ff ffff32M2.72.7 JTAGJTAG 单元单元JTAG(Joint Test Action Group，联合测试行动小组)是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试，JTAG 技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路 TAP（Test Access Port，测试访问口） ，通过专用的 JTAG 测试工具对内部节点进行测试。目前大多数比较复杂的器件都支持

15、 JTAG 协议，如 ARM、DSP、FPGA 器件等。标准的 JTAG 接口是 4 线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。通过 JTAG 接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前 JTAG 接口的连接有两种标准，即 14 针接口和 20 针接口，EL-ARM-DSP-IV 核心板上使用的是 20 针接口。接口定义见表 1-6。表表 1-61-6引脚名 称描 述引脚名 称描 述1VTref目标板参考电压，接电源7TMS测试模式选择2VCC接电源9TCK测试时钟3nTRST测试系统复位信号11

16、RTCK测试时钟返回信号4-20 偶数引脚GND接地13TDO测试数据串行输出5TDI测试数据串行输入15nRESET目标系统复位信号17、19NC未连接在核心板上，JTAG 的第 1 脚用一黄色的方框标注，当串口、USB 口、网络口向左摆放时，第 1脚下面的管脚为第 2 脚，它左面的管脚依次为 3，5，19；第 2 脚左面的管脚依次为4，6，20。2.82.8 核心核心 CPUCPU 板上的外接接口单元板上的外接接口单元在 CPU 板上有 INTERFACE A、INTERFACE B、INTERFACE C，3 个外扩接口单元，现对这三个接口的引脚加以说明。INTERFACEINTERFA

17、CE B B：INTERFACE B 扩展信号是地址、数据总线和读写、片选信号：见表 1-7表表 1-71-7序号序号代号代号含义含义IOIO备注备注序号序号代号代号含义含义IOIO备注备注1+5V+5V 电源41VDD33+3.3V 电源2+5V+5V 电源42VDD33+3.3V 电源3LA19地址线O43NC空脚空4LA18地址线O44NC空脚空5LA17地址线O45NC空脚空6LA16地址线O46NC空脚空7EXA15地址线O47NC空脚空8EXA14地址线O48NC空脚空9EXA13地址线O49NC空脚空10EXA12地址线O50NC空脚空11GND地51GND地12GND地52GN

18、D地13EXA11地址线O53EXD15数据线IO14EXA10地址线O54EXD14数据线IO15EXA9地址线O55EXD13数据线IO16EXA8地址线O56EXD12数据线IO17EXA7地址线O57EXD11数据线IO18EXA6地址线O58EXD10数据线IO19EXA5地址线O59EXD9数据线IO20EXA4地址线O60EXD8数据线IO21+5V+5V 电源61GND地22+5V+5V 电源62GND地23EXA3地址线O63EXD7数据线IO24EXA2地址线O64EXD6数据线IO25EXA1地址线O65EXD5数据线IO26EXA0地址线O66EXD4数据线IO27LA

19、21地址线O67EXD3数据线IO28LA20地址线O68EXD2数据线IO29NC空脚69EXD1数据线IO30NC空脚70EXD0数据线IO31GND地71GND地32GND地72GND地33NC空脚空73LNOE使能信号O34NC空脚空74LNWE写信号O35NC空脚空75LNOE使能信号O36NC空脚空76NWIT等待信号I37NC空脚空77NC空脚空38NC空脚空78NGCS0片选信号O39NC空脚空79GND地40NC空脚空80GND地INTERFACEINTERFACE A A：INTERFACE A 扩展信号外设信号接口：见表 1-8。表表 1-81-8序号序号代号代号含义含义

20、IOIO备注备注序号序号代号代号含义含义IOIO备注备注1+12V+12V 电源41NC空脚空2-12V-12V 电源42IISDIIIS 数据输入I3GND地43GND地4GND地44GND地5+5V+5V 电源45TOUT0定时器输出 0O6+5V+5V 电源46TCLK0定时器时钟输出 0连接至 CPU 的TCLK0 引脚7GND地44 NC空脚空8GND地48EINT1中断 1I外部输入中断信号，连接到 CPU的中断9+5V+5V 电源49TOUT1定时器输出 110+5V+5V 电源50TCLK1定时器时钟输出 1连接至 CPU 的TCLK1 引脚11NC空脚空51GND地12NC空

21、脚空52GND地13NC空脚空53EINT0中断 0I外部输入的中断信号，连接到 CPU 的中断14NC空脚空54NC空脚空15NC空脚空55NC空脚空16NC空脚空56NGCS1片选信号 1O17NC空脚空57NC空脚空18NC空脚空58NC空脚空19+3.3V+3.3V 电源59RESET复位信号O20+3.3V+3.3V 电源60NC空脚空21SPICLK0SPI 时钟输出OCPU 引脚61GND地22MISO0SPI 数据输入ICPU 引脚62GND地23nSS0SPI 片选OCPU 引脚63NC空脚空24MOSI0SPI 数据输出OCPU 引脚64NC空脚空25GND地65NC空脚空

22、26GND地66NC空脚空27NC空脚空67EINT7中断 7I外部输入的中断信号，连接到 CPU 的中断28NC空脚空68EINT3中断 3I外部输入的中断信号，连接到 CPU 的中断29NC空脚空69NGCS3片选信号 3O30NC空脚空70NGCS1片选信号 1O31GND地71NC空脚空32GND地72NC空脚空33NC空脚空73NC空脚空34NC空脚空74NC空脚空35IISLRCLKIIS 左右声道时钟O75NC空脚空36IISDOIIS 数据输出O76GND地37GND地77GND地38GND地78NC空脚空39IISCLKIIS 输出时钟O79GND地40NC空脚空80GND地

23、INTERFACE C 用来扩展 INTERFACE A、INTERFACE B 没有扩展的 CPU 信号，如 AD 输入、液晶、串口等和扩展子板间的通讯信号。见表 1-9。表表 1-9序号序号代号代号含义含义IOIO备注备注序号序号代号代号含义含义IOIO备注备注1+5V+5V 电源41SDCLKSD 卡时钟OEL-830 底板未使用2+5V+5V 电源42SDCMDSD 卡命令OEL-830 底板未使用3AIN0模拟输入 0I43AIN6模拟输入 6I4AIN1模拟输入 1I44AIN7模拟输入 7I5AIN2模拟输入 2I45NC空脚6AIN3模拟输入 3I46CDCLKCPU 信号，解

24、码器系统时钟O7AIN4模拟输入 4I47VD19液晶数据 19OCPU 引脚8AIN5模拟输入 5I48VD20液晶数据 20OCPU 引脚9AREFB模拟输入负参考电压I49VD21液晶数据 21OCPU 引脚10AREFT模拟输入正参考电压I50VD22液晶数据 22OCPU 引脚11AVCOM模拟输入参考电压公共端I51VD23液晶数据 23OCPU 引脚12TOUT2定时器输出2O52VD10液晶数据 10OCPU 引脚13TOUT3定时器输出3O53VD11液晶数据 11OCPU 引脚14NC空脚54VD12液晶数据 12OCPU 引脚15ExINT4外部中断 4I55VD13液晶

25、数据 13OCPU 引脚16ExINT5外部中断 5I56VD14液晶数据 14OCPU 引脚17ExINT6外部中断 6I57VD15液晶数据 15OCPU 引脚18ExINT7外部中断 7I58VD3液晶数据 3OCPU 引脚19nGCS4片选O59VD4液晶数据 4OCPU 引脚20nGCS5片选O60VD5液晶数据 5OCPU 引脚21NGCS4片选O61VD6液晶数据 6OCPU 引脚22nGCS5片选O62VD7液晶数据 7OCPU 引脚23LnWBE0写字节使能0O63TSMX接触摸屏 XN脚OCPU 引脚24LnWBE1写字节使能1O64TSMY接触摸屏 YN脚OCPU 引脚2

26、5LnWBE2写字节使能2O65TSPY接触摸屏 YP脚OCPU 引脚26LnWBE3写字节使能3O66TSPX接触摸屏 XP脚OCPU 引脚27UCLK输入输出口IO67VM-VDEN液晶电压控制信号I28GPH1输入输出口IO68VF-VS液晶桢时钟O29CLKOUT0时钟输出信号源 0O69VL-HS液晶线时钟O30CLKOUT1时钟输出信号源 1O70VCLK液晶位时钟O31IICSCLIIC 总线时钟O71VD0液晶数据 0O32IICSDAIIC 总线数据IO72VD1液晶数据 1O33RXD1串口 1 接收数据I73VD2液晶数据 2O34TXD1串口 1 发送数据O74VD3液

27、晶数据 3O35RXD2串口 2 接收数据I75VD4液晶数据 4O36TXD2串口 2 发送数据O76VD5液晶数据 5O37SDDAT0SD 卡数据 0OEL-830 底板未使用77VD6液晶数据 6O38SDDAT1SD 卡数据 1OEL-830 底板未使用78VD7液晶数据 7O39SDDAT2SD 卡数据 2OEL-830 底板未使用79GND地40SDDAT3SD 卡数据 3OEL-830 底板未使用80GND地3、实验箱底板、实验箱底板 ARM 部分资源介绍部分资源介绍3.1.3.1. 概述概述实验箱底板上的资源丰富，具体的实验单元有：LCD 模块，触摸屏模块，语音单元模块电源模

28、块，模拟输入输出模块，键盘模块，CPLD 烧写模块，键盘数码管模块， E_LAB 总线接口等等。实验箱上的底板详细具体资源见表 1-10。表表 1-101-10单元名称单元名称关键控制芯片关键控制芯片功能功能备注备注LCD 模块S3C2410 内置 LCD 控制器液晶显示8 寸 TFT触摸屏模块S3C2410 内置完成触摸响应语音模块UDA1341TS完成语音模拟信号的采集采样率最高 48KHz；键盘数码管模块HD7279A中断请求，数码管显示4X4 键，8 位数码管模拟输入输出模块74LS273，244完成数据锁存，数据发送8 位数据E_LAB 总线接口扩展接口信号源模块产生模拟信号ARM

29、USB2.0CY7C68013AUSB 数据传送3.23.2 底板资源的具体介绍底板资源的具体介绍1 1）模拟输入输出接口单元）模拟输入输出接口单元8bit 的数字量输入（由八个单刀双掷开关产生） ，通过 74LS244 缓冲；8bit 的数字量输出（通过八个 LED 灯显示） ，通过 74LS273 锁存。数字量的输入输出都映射到 CPU 的 IO 空间。数字值的显示的通过八个 LED 灯和 LCD 屏，拨到开关，8 个开关的开关状态，通过 LED 灯，和 LCD的显示可以清楚的看到实验结果。2 2）键盘数码管模块）键盘数码管模块 键盘接口是由芯片 HD7279A 控制的，HD7279A 是

30、一片具有串行接口的，可同时驱动 8 位共阴DSP E_LAB接口ARM E_LAB接口AD/DA单元LCD、触摸屏模块LED 显示单元ARM 语音单元模拟信号源单元ARM USB2.0单元DSP AD/DA 接口单元DSP 语音单元ARM_CPU单元CPLD 设置单元电源单元4X4 键盘单元单刀双掷开关单元DSP_CPU单元DSP USB单元扩展接口单元式数码管或（64 只独立 LED）的智能显示驱动芯片，该芯片同时还可连接多达 64 键的键盘矩阵,单片即可完成 LED 显示,键盘接口的全部功能。HD7279A 内部含有译码器，可直接接受 BCD 码或 16进制码，并同时具有 2 种译码方式。

31、此外，还具有多种控制指令，如消隐、闪烁、左移、右移、段寻址等。HD7279A 具有片选信号，可方便地实现多于 8 位的显示或多于 64 键的键盘接口。在该实验系统中，仅提供了 16 个键。3 3）音频模块）音频模块 语音的模拟信号的编解码采用了 UDA1341TS 芯片。该芯片有两个串行同步变换通道、D/A 转换前的差补滤波器和 A/D 变换后的滤波器。其他部分提供片上时序和控制功能。芯片的各种应用配置可以通过芯片的三根线，由串行通信编程来实现。主要包括：复位、节电模式、通信协议、串行时钟速率、信号采样速率、增益控制和测试模式、音质特性。最大采样速率 48kb/s。 语音处理单元由 UDA13

32、41TS 模块、输出功率模块组成。语音的模拟信号经过偏置和滤波处理后输入到语音的编解码芯 UDA1341TS 中，UDA1341TS 以 IIS 的语音格式送入 S3C2410X 中，S3C2410X 可以处理该信号，或把它保存起来，也可用 DMA 控制而不经过 CPU 处理，直接实时的采集，然后实时的播放出去。音频信号通过 D/A 转换后接耳机输出。如图 1-3。UDA1341TS音频输入音频输入S3C2410图图 1-3-11-3-1 语音处理单元原理框图语音处理单元原理框图语音处理单元接口说明：语音处理单元接口说明：LINE_INLINE_IN：音频输入端子，可输入 CD、声卡、MP3

33、等语音信号。MIC_INIC_IN：音频输入端子，麦克风等语音信号。Audio_OUTAudio_OUT：音频输出端子，可接耳机、音箱。4 4）LCDLCD 模块模块本实验系统仅选用了LCD液晶显示屏，LCD的控制器使用S3C2410的内部集成的控制器，LCD屏选用的是寸TFT屏。电源操作范围宽(2.7V to 5.5V)；低功耗设计可满足产品的省电要求。“LCD_ON/OFF1”按键，控制着 LCD 屏的电源，是 LCD 电源的开关。5 5）触摸屏模块）触摸屏模块 触摸屏模块，把采集到的电压信号经其内部的 12 位 A/D 转换成数字量给 S3C2410 处理。 6 6）CPLDCPLD 单

34、元单元由于实验箱上的资源众多，几乎每一个设备资源都要使用片选信号或中断信号或一些串口的信号，以及一些寄存器的地址等等，这样一来，S3C2410 的 I/O 资源是不能满足的，因此该实验箱通过加入了一片 CPLD 芯片，用来完成各资源所需的地址译码，片选信号，以及一些高低电平的模拟。CPLD 单元使用 S3C2410 的片选是 NGCS3，地址是 0 x180000000 x20000000;由于底板上大多的资源都通过 CPLD 的地址译码，进行片选电平的产生，以及模拟高低电平的产生，所以，应给CPLD 的地址里写入相应的数据以产生相应的信号。表 1-21 列出了底板中所需信号的地址。#defi

35、ne clrcs1 (*(volatile unsigned *)0 x18000000) = 0 x01;#define setcs1 (*(volatile unsigned *)0 x18000004) = 0 x02;利用宏定义来代替置高、置低；给相应的地址里写 1，表示该 CPLD 的相应引脚输出低电平，给相应的地址里写 2，表示该 CPLD 的相应引脚输出高电平。有的地址需要写入 8 位数据。具体的应用，请详见源码程序。表表 1-11 CPLD 地址分配表地址分配表A1A1 A A2 2 A9A9 A10A10 A11A11 A1A12 2 A1A14 4 D0D0 D1D1 D2

36、D2 D3D3 程序中定义程序中定义 LEDLED 灯地址灯地址 0 0 0 0 0 0 1 1 1 1 0 0 0 0 X X X X X X X X (*(volatile(*(volatile unsignedunsigned char*)0 x18000c00);char*)0 x18000c00); 电平开关地址电平开关地址 0 0 0 0 0 0 1 1 1 1 0 0 0 0 X X X X X X X X (*(volatile(*(volatile unsignedunsigned char*)0 x18000c00);char*)0 x18000c00); 7279_clr

37、cs17279_clrcs1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 X X 0 0 0 0 0 0 (*(volatile(*(volatile unsignedunsigned charchar *)0 x18000a06)*)0 x18000a06) = = 0 x000 x00 7279_setcs17279_setcs1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 X X X X X X X X temptemp = = (*(volatile(*(volatile unsignedunsigned char*)0 x18000a06)char*)0 x1

38、8000a06) 7279_clrclk7279_clrclk 0 0 0 0 1 1 0 0 1 1 0 0 0 0 X X 0 0 0 0 0 0 (*(volatile(*(volatile unsignedunsigned char*)0 x18000a00)char*)0 x18000a00) = = 0 x000 x00 7279_setclk7279_setclk 0 0 0 0 1 1 0 0 1 1 0 0 0 0 X X X X X X X X temptemp = = (*(volatile(*(volatile unsignedunsigned char*)0 x180

39、00a00)char*)0 x18000a00) 7279_clrdat7279_clrdat 1 1 0 0 1 1 0 0 1 1 0 0 0 0 X X 0 0 0 0 0 0 (*(volatile(*(volatile unsignedunsigned char*)0 x18000a02)char*)0 x18000a02) = = 0 x000 x00 7279_setdat7279_setdat 1 1 0 0 1 1 0 0 1 1 0 0 0 0 X X X X X X X X temptemp = = (*(volatile(*(volatile unsignedunsig

40、ned char*)0 x18000a02)char*)0 x18000a02) HD7279_DATHD7279_DAT 0 0 1 1 1 1 0 0 1 1 0 0 0 0 读读 X X X X X X (*(volatile(*(volatile unsignedunsigned char*)0 x18000a04)char*)0 x18000a04) clrL3MclrL3M 1 1 1 1 0 0 1 1 1 1 0 0 0 0 X X 1 1 0 0 0 0 (*(volatile(*(volatile unsignedunsigned charchar *)0 x18000c0

41、4)*)0 x18000c04) = = 0 x020 x02 setL3MsetL3M 1 1 1 1 0 0 1 1 1 1 0 0 0 0 X X 1 1 1 1 0 0 (*(volatile(*(volatile unsignedunsigned charchar *)0 x18000c04)*)0 x18000c04) = = 0 x060 x06 clrL3CclrL3C 1 1 1 1 0 0 1 1 1 1 0 0 0 0 X X 1 1 0 0 0 0 (*(volatile(*(volatile unsignedunsigned charchar *)0 x18000c0

42、6)*)0 x18000c06) = = 0 x020 x02 setL3CsetL3C 1 1 1 1 0 0 1 1 1 1 0 0 0 0 X X 1 1 1 1 0 0 (*(volatile(*(volatile unsignedunsigned charchar *)0 x18000c06)*)0 x18000c06) = = 0 x060 x06 USB20_CSUSB20_CS 0 0 0 0 0 0 1 1 1 1 0 0 0 0 X X X X X X X X (*(volatile(*(volatile unsignedunsigned charchar *)0 x180

43、00300)*)0 x18000300) 端点端点 2:(*(volatile2:(*(volatile unsignedunsigned charchar *)*)0 x18000300)0 x18000300) 端点端点 4:(*(volatile4:(*(volatile unsignedunsigned charchar *)*)0 x18000302)0 x18000302) 端点端点 6:(*(volatile6:(*(volatile unsignedunsigned charchar *)*)0 x18000301)0 x18000301) 端点端点 8:(*(volatile

44、8:(*(volatile unsignedunsigned charchar *)*)0 x18000303)0 x18000303) USB20_FLAGUSB20_FLAG 1 1 0 0 1 1 1 1 0 0 0 0 0 0 X X X X X X X X (*(volatile(*(volatile unsignedunsigned charchar *)0 x18000602)*)0 x18000602)读读 Ecs0Ecs0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 X X X X X X X X 0 x180000000 x18000000 Ecs1Ecs1 0

45、 0 0 0 1 1 0 0 0 0 0 0 0 0 X X X X X X X X 0 x180002000 x18000200 Ecs2Ecs2 0 0 0 0 0 0 1 1 0 0 0 0 0 0 X X X X X X X X 0 x180004000 x18000400 Ecs3Ecs3 0 0 0 0 1 1 1 1 0 0 0 0 0 0 X X X X X X X X 0 x180006000 x18000600 7 7）扩展双口）扩展双口 RAM该系统外扩一个 8K（芯片类型：70V25）的双口 RAM，为用户预留了足够的扩展空间，双口RAM 提供两个端口独立控制，地址引脚

46、和 I/O 引脚，可以独立地读或写；当用户使用中断时：右边接口处理器“写”DRAM 地址“1FFE”时，响应左边中断，在左边处理器的中断里清除中断标志，并重新打开总中断；左边接口处理器“写”DRAM 地址“1FFF”时，响应右边中断，在右边处理器的中断里清除中断标志，并重新打开总中断；此双口 RAM 的右边接 DSP 处理器，左边接 ARM 处理器。实验箱 ARM 的双口 RAM 的片选地址为：基地址1FFFH；中断：EINT3；实验箱 DSP 的双口 RAM 的片选地址为：基地址2000h；中断：XINT3；其硬件扩展原理图如下： 8 8）USB2.0 单元单元本系统扩展了一个USB2.0接

47、口，芯片是Cypress的CY7C68013。Cypress公司的EZ-USBFX2系列芯片中的CY7C68013，这是一种带USB接口的单片机芯片，虽然采用低价的8051单片机，但仍然能获得很高的速度。它包括一个8051处理器、一个串行接口引擎（SIE）,一个USB收发器、一个8.5kB片上RAM、一个4 kB FIFO存储器及一个通用可编程接口（GPIF） 。9 9）实验系统开关及扩展孔）实验系统开关及扩展孔 S4S4：拨码开关，：拨码开关，ARMARM CPUCPU 的的 bankbank 选择；选择；DSPDSP CPUCPU 的的 IOIO 空间选择。空间选择。码位码位功能功能1-O

48、NCS0 为 ON 片选为 NGCS02-ONCS1 为 ON 片选为 NGCS13-ONCS2 为 ON 片选为 NGCS24-ONCS3 为 ON 片选为 NGCS35-ONDCS0 有效：0000h1FFFh (DSP I/O 空间)6-ONDCS1 有效：2000h3FFFh (DSP I/O 空间)7-ONDCS2 有效：4000h7FFFh (DSP I/O 空间)8-ONDCS3 有效：8000h7FFFh (DSP 数据空间) SW4SW4：拨码开关，：拨码开关，ARMARM 和和 DSPDSP CPUCPU 板选择板选择第第 1 1 位位 DSP1DSP1第第 2 2 位位D

49、SP2DSP2功能功能第第 3 3 位位 ARM1ARM1 第第 4 4 位位 ARM2ARM2功能功能OFFOFF选择 5XXX 系列 DSP CPUOFFOFF选择 ARM9 CPUONOFF选择 6XXX 系列 DSP CPUONOFF选择 ARM10 CPUOFFON保留OFFON保留SW8:LED 显示开关SW9:LED 显示开关S5:7279 中断选择SW2:AD 选择开关SW10、SW11语音选择开关LCD 显示开关SW4:CPU 板选择开关S4:ARM、DSP地址选择开关SW6:单刀双掷选择开关扩展扩展 2 号孔号孔ONON保留ONON保留 LCD 显示开关：显示开关：LCD_

50、SWITCH 是 LCD 开关，按下为开，弹起为关。 SW9SW9、SW8SW8：拨码开关：拨码开关SW8SW9功能OFFON选择 DSP 输出到 LEDONOFF选择 ARM 输出到 LED S5S5：72797279 中断选择中断选择第 1 位第 2 位功能ONOFF7279 中断输出到 ARMOFFON7279 中断输出到 DSP SW2：拨码开关：拨码开关SW2 的所有位拨到 ON，AD 开关选通。SW2 的所有位拨到 OFF，AD 开关断开。 SW10、SW11：拨码开关：拨码开关DSP 语音选通开关，SW10、SW11 的所有位拨到 ON，DSP 语音单元选通，所有位OFF，DSP

51、 语音单元断开。 扩展扩展 2 号孔号孔:在实验箱的中部和左中部，有两个扩展二号孔单元，具体功能见下面表格：标号标号功能功能标号标号功能功能BINT0ARM 中断 0IICSCLARM 的 IICSCLBINT1ARM 中断 1GPIO0ARM 的 GPH9BITN2ARM 中断 2GPIO1ARM 的 GPH1DBINT2DSP 中断 2GPIO2ARM 的 TOUT3DBINT1DSP 中断 1GPIO3ARM 的 TOUT1DBINT0DSP 中断 0CLK1-CLK4经过 CPLD 分频输出的时钟CLKOUTDSP 的 CLKOUT 引出AIN0ARM 的 AD0 通道XFDSP 的

52、XF 脚引出AIN2ARM 的 AD2 通道BIODSP 的 BIO 脚引出AIN3ARM 的 AD3 通道RESETDSP 的 RESETIN8-IN1Switch 单元的引出对应 K1-K8READYDSP 的 READYD_08-D_01DSP 扩展 273 输出DGND接地A_08-A_01ARM 扩展 273 输出IICSDAARM 的 IICSDA4、E_Lab 总线的介绍总线的介绍在实验箱的左下部，有一对扩展接口，JP2 和 JP4，称为 E_Lab 总线接口。在深入掌握了ARM 的系统之后，可以进一步开发属于自己的具体的开发板，现就 E_Lab 总线的接口定义说明见表 1-28

53、，1-29。值得注意的是 E_Lab 总线接口使用双排插座，每个插座并列的两个引脚的信号定义是相同的。JP1JP1：JP1 扩展信号是地址总线和读写、片选信号：见表 1-12表表 1-121-12 底板底板 JP1JP1 插座引脚信号插座引脚信号序号序号代号代号含义含义IOIO备注备注1,2MCCS0O片选信号3,4MCCS1O片选信号5,6MCCS2O片选信号7,8MCCS3O片选信号9,10A4地址线O与 CPU 的 ADDR4 相连接11,12A5地址线O与 CPU 的 ADDR5 相连接13,14A6地址线O与 CPU 的 ADDR6 相连接15,16A7地址线O与 CPU 的 ADD

54、R7 相连接17,18A8地址线O与 CPU 的 ADDR8 相连接19,20A9地址线O与 CPU 的 ADDR9 相连接21,22A10地址线O与 CPU 的 ADDR10 相连接23,24A11地址线O与 CPU 的 ADDR11 相连接25,26ACS0O片选信号27,28ACS1O片选信号29,30ACS2O片选信号31,32ACS3O片选信号JP2JP2：JP2 扩展信号是外设信号（数据）接口：见表 1-13。表表 1-131-13 底板底板 JP2JP2 插座引脚信号插座引脚信号序号序号代号代号含义含义IOIO备注备注1,2,3,4+5V电源5,6,7,8GND地9,10A0地址

55、线O与 CPU 的 ADDR0 相连接11,12A1地址线O与 CPU 的 ADDR1 相连接13,14A2地址线O与 CPU 的 ADDR2 相连接15,16A3地址线O与 CPU 的 ADDR3 相连接17,18D0数据线IO19,20D1数据线IO21,22D2数据线IO23,24D3数据线IO25,26D4数据线IO27,28D5数据线IO29,30D6数据线IO31,32D7数据线IO33,34ALEO地址锁定使能35,36R/WO读写使能37,38BREOBusy/Ready 信号39,40ACS4O片选信号41,42, 43,44+12V电源45,46, 47,48-12V电源综

56、上所述，本章介绍了该系统的硬件资源，看完本章内容，应该对实验系统有一个基本的了解，在后面的几章中将会结合光盘资料给出的实验程序详细介绍每个单元在实验中的具体应用。五、使用五、使用 ADS 进行进行 ARM 基本硬件实验基本硬件实验1、新建工程首先在 E 盘建立一个文件夹，用来组织存放工程文件；再通过 File-New 创建 ADS 工程。工程类型就使用“ARM Executable Image” 。2、创建工程后为空的工程，再在左边的工程管理窗口中新建一个组（Group） ，建组的目的是工程有多个文件时，便于分类管理。选择 File-New 菜单，在上述“新建”对话框中选择“File”页，新建

57、一个文件，并将文件保存为 Led.S，为汇编语言源程序文件。3、编辑源程序AREA LED,CODE,READONLYENTRYstartLDR R0, =0 x53000000;看门狗控制寄存器MOV R1, #0 x0STR R1,R0;关看门狗LDR R0,=0 x56000060;GPIO G 组控制寄存器MOV R1,#0 x00050000;将 G8,G9 设为输出模式STR R1,R0;设定LDR R0,=0 x56000064;GPIO G 组数据寄存器MOV R1,#0 x00000300;G8,G9 为 11，关 LED，为 00 开 LEDSTR R1,R0;输出MAIN

58、_LOOPB MAIN_LOOP;死循环END4、设置编译调试参数该项操作与硬件有关，点击 Edit-DebugRel Setting 菜单，或者工程管理窗口的 DebugRel Setting工具栏按钮，打开 DebugRel Setting 对话框。Target Settings 中设置 Linker 和 Post-linker 如上图。ARM Assembler 中的 Target 页的Architecture or Processor（处理器架构）设为 ARM920T，ARM C Compiler 一样设置，这两个设定即与目标 CPU 的指令系统有关，要求汇编器和编译器按照这样的 CP

59、U 架构来生成目标代码。设定 ARM Linker 的 Output 页中的 RO 为 0 x30000000，对应系统 CPU 板中的 NAND Flash 存储器的起始地址，RW 设为 0 x0，对应 CPU 板中的 SDRAM 存储器的起始地址。设定 ARM Linker 的 Layout 页中的 Place at beginning of image 的 Object/Symbol 设为 led.o 表示第一个执行的目标代码文件，这让连接器知道哪一个程序是最先执行的。在 Section 中指明这个最先执行的程序中的哪一段最先执行。如下图所示。在 ARM fromELF 的 Output

60、 file name 中输入生成目标代码文件名，若不指定，则以工程名为目标代码名。如下图。5、编译、链接选择 Project-Make 菜单对工程进行编译、链接，如有错误，进一步修改，没有错误则生成目标代码。6、调试运行 点击 Project-Debug 菜单，或者工具栏上的调试按钮，则打开 AXD 程序。配置调试下载器为 J-Link，然后下载 image 程序，调试运行。实验二实验二 ARMARM 汇编语言及汇编语言及 C C 语言程序设计语言程序设计一、实验目的一、实验目的1. 了解 ARM 汇编语言的基本框架，学会使用 ARM 的汇编语言编程；2. 了解 ARM C 语言的基本框架，学