数字时钟的设计课程设计

1、渤海大学电子技术基础课程设计报告题目：数字时钟的设计姓名:王聪专业：计算机信息与科学年班级： 11级3班学号：110510058指导教师：刘允峰设计时间： 2012 年 6月 21 日目录一、设计目的：3二、设计要求3三、设计原理及框图31、设计原理32、单元电路6(1)555定时器构成的多些振荡器6（2）二十四进制计数器电路图7（3）六十进制计数器电路图7（4）校准电路构想图83、总电路图84、所用原件列表9四、设计体会9一、设计目的：1、 在学习完电子技术基础课程的基本理论、基本知识后，能够综合运用所学理论知识，进行电子线路的工程实践训练，锻炼动手能力，提高分析问题和解决问题的能力。2、

2、熟悉集成电路的引脚排列，掌握芯片的逻辑功能及使用方法，了解面包板结构及接线方法，了解数字时钟的工作原理。3、 培养独立思考、查找资料、设计规定功能的数字系统的能力。4、 训练书写综合设计文档的能力。二、设计要求1、时间以二十四小时显示；2、显示时、分、秒；3、有校时功能，可以分别对时、分进行单独校时；4、由555定时器提供秒脉冲信号；5、画出电路原理图。三、设计原理及框图1、设计原理本设计的数字时钟是由计数器电路、译码和显示电路、校准电路采用同步置零法构成的。数字时钟中的时、分、秒，分别是由一个二十四进制计数器和两个六十进制计数器实现的。电路原理图六十进制计数器六十进制计数器是由一个六进制计数

3、电路和一个十进制计数电路构成的。十进制计数电路，需要用74LS161和74LS00芯片。由555定时器构成的多些振荡器提供脉冲，将Q3和Q0接入与非门输入端，输出端接入161的LD预置端即可实现十进制（当然D0D1D2D3=0000）。六进制计数器的实现同理，但不同的是，六进制计数器，也就是秒十位的CP信号是由秒个位Q3和Q0相与提供。秒计数器的个位和十位输入脉冲不仅能够使自身清零的作用，还有为分计数器提供输入信号的功能。分计数器也同理。二十四进制计数器 二十四进制计数器是有一个二进制和一个十进制计数电路构成。与六十进制不同的是，十进制计数器自身清零并给与二进制计数器输入信号的同时，二进制计数

4、器的清零是由其Q0与十进制计数器Q2接入与非门输入端，输出端接入二进制的LD预置端实现。校时电路校时电路是由两个RS触发器组成。具体是“与非”门G、G2、G3构成一个二选一电路。正常计时时，通过基本RS触发器打开“与非”门G1而封闭G2门，这样秒计数器输出的脉冲可经G1、G3进入分计数器，而此时G2由于一个输入端为0，校准用的秒脉冲进不去。在校准“分”时，按下开关S1，情况正好适反：G被封门而G2打开，脉冲直接进入分计数器进行快速校“分”。555定时器 用555定时器构成多些振荡器来提供脉冲，TH端和TR端的电位必须是变化的，利用电容的充放电，可以达到此目的。因为555定时器输出为高电平时，D

5、IS端截止；输出为低电平时，DIS端导通的功能，让555定时器输出高电平时电容充电，输出低电平时电容放电。5脚用来介入0.01uF电容以防干扰电压引入。2、单元电路（1） 秒脉冲产生电路（2） 二十四进制计数器（3） 六十进制计数器（4） 校时电路(1)555定时器构成的多些振荡器（2）二十四进制计数器电路图（3）六十进制计数器电路图（4）校准电路构想图3、总电路图4、所用原件列表所用元件名称件数（件）74LS161674LS476实验箱1555定时器1RS触发器2导线若干四、设计体会电子线路学习感觉比较复杂，虽然学的并不好，但是通过做这次设计，让我了解到很多东西。为了尽力做好这次设计，我上网查了很多资料，让我了