第5章存储系统

1、第5章存储系统第5章存储系统2主要内容输入输出系统的特点和功能I/O端口及其编址方式基本输入输出方法中断控制技术第5章存储系统37.1 7.1 输入输出系统概述主要内容：I/O系统特点I/O接口与I/O端口的概念I/O端口的编址方式端口地址译码数据传送方式第5章存储系统4一、输入输出系统将CPU及主存以外的部分叫做输入输出系统输入输出接口输入输出接口输入输出设备输入输出设备输入输出软件输入输出软件第5章存储系统5输入输出系统的特点复杂性异步性时实性与设备无关性第5章存储系统6I/O接口I/O接口：负责将外设连接到总线上的一组逻辑电路的总称。实现外设与主机之间的信息交换。第5章存储系统7I/O接

2、口要解决的问题速度匹配速度匹配(Buffer)信号的驱动能力信号的驱动能力(电平转换器、驱动器电平转换器、驱动器) 信号形式和电平的匹配信号形式和电平的匹配(A/D、D/A) 信息格式信息格式(字节流、块、数据包、帧字节流、块、数据包、帧) 时序匹配时序匹配(定时关系定时关系)总线隔离总线隔离(三态门三态门)第5章存储系统8接口的功能数据的缓冲与暂存信号电平与类型的转换增加信号的驱动能力对外设进行监测、控制与管理，中断处理第5章存储系统9二、I/O端口数据端口数据端口状态端口状态端口控制端口控制端口端端 口口I/O端口：接口中的寄存器端口：接口中的寄存器第5章存储系统10I/O端口CPU数据数

3、据状态状态控制控制外设外设第5章存储系统11I/O端口的编址方式统一编址独立编址第5章存储系统12端口与内存的统一编址特点：指令及控制信号统一内存地址资源减少内存内存地址地址960KBI/O地址地址64KB00000HF0000HFFFFFH第5章存储系统13端口的独立编址特点：内存地址资源充分利用能够应用于端口的指令较少内存内存地址地址I/O地址地址00000HFFFFFHFFFFH0000H第5章存储系统14端口的独立编址8 80 08 86 6总总线线A19-A0A15-A0MEMR、MEMWIOR、IOW 、BHE存储器存储器输入输入/输出输出第5章存储系统158086的I/O端口编址

4、 采用I/O独立编址方式(但地址线与存储器共用)； 最小模式下由M/IO区分是访问内存还是访问端口； 最大模式下用总线控制器信号来区分访问对象 I/O操作只使用20位地址信号中的16位：A15A0 可寻址的I/O端口数为64K(65536)个 I/O地址范围为0FFFFH IBM PC只使用了1024个I/O地址(03FFH)第5章存储系统16三、I/O地址的译码目的：确定端口的地址参加译码的信号：IOR，IOW，A15 A0OUT指令将使总线的IOW信号有效IN指令将使总线的IOR信号有效第5章存储系统17I/O地址的译码当接口只有一个端口时，16位地址信号一般应全部参与译码，译码输出直接选

5、择该端口；当接口具有多个端口时，则16位地址线的高位参与译码（决定接口的基地址），而低位则用于确定要访问哪一个端口。第5章存储系统18I/O地址的译码某外设接口有4个端口，地址为2F0H2F3H，试将其与系统连接。第5章存储系统19四、输入输出数据的传送方式并行 一个数据单位同时传送串行 数据按位传送第5章存储系统20 基本输入/ /输出方法程序控制方式程序控制方式中断方式传送中断方式传送直接存储器存取直接存储器存取(DMA)无条件传送无条件传送查询式传送查询式传送第5章存储系统21一、无条件传送适用于总是处于准备好状态的外设优点：软件及接口硬件简单缺点：只适用于简单外设，适应范围较窄第5章存

6、储系统22无条件传送例读取开关的状态；当开关闭合时，输出编码使发光二极管亮第5章存储系统23DCPQD0D1输出口地输出口地址址38F3H输入口地输入口地址址38F0H+5V1第5章存储系统24二、查询工作方式适用场合：外设并不总是准备好对传送速率和效率要求不高对外设及接口的要求：外设应提供设备状态信息接口应具备状态端口第5章存储系统25查询工作方式优点：软件比较简单缺点：CPU效率低，数据传送的实时性 差，速度较慢单一外设时单一外设时的工作流程的工作流程第5章存储系统26超时超时?READY?READY?与外设进与外设进行数据交换行数据交换超时错超时错读入并测试外设状态读入并测试外设状态YN

7、YN传送完？传送完？防止死循环防止死循环复位计时器复位计时器NY第5章存储系统27查询工作方式例外设状态端口地址为03FBH，第5位(bit5)为状态标志（=1忙，=0准备好）外设数据端口地址为03F8H，写入数据会使状态标志置1 ；外设把数据读走后又把它置0。试画出其电路图，并将DATA下100B数输出第5章存储系统28三、中断控制方式特点：外设在需要时向CPU提出请求，CPU再去为它服务。服务结束后或在外设不需要时，CPU可执行自己的程序优点：CPU效率高，实时性好，速度快。缺点：程序编制较为复杂。第5章存储系统29以上三种I/O方式的共性均需CPU作为中介：软件： 外设与内存之间的数据传

8、送是通过CPU 执行程序来完成的（PIO方式）；硬件： I/O接口和存储器的读写控制信号、地址 信号都是由CPU发出的。 缺点：程序的执行速度限定了传送的最大速度 （约为几十KB/秒）第5章存储系统30四、DMA控制方式特点：外设直接与存储器进行数据交换 ，CPU不再担当数据传输的中介者；总线由DMA控制器（DMAC）进行控制（CPU要放弃总线控制权），内存/外设的地址和读写控制信号均由DMAC提供。第5章存储系统31DMA控制方式DMAC外设外设接口接口CPUQRDMEMDACKHOLDHLDABUS控制信号控制信号第5章存储系统32DMA控制方式的工作过程 外设向DMA控制器发出“DMA传

9、送请求”信号DRQ； DMA控制器收到请求后，向CPU发出“总线请求”信号HOLD； CPU在完成当前总线周期后会立即发出HLDA 信号，对HOLD信号进行响应； DMA控制器收到HLDA信号后，就开始控制总线，并向外设发出DMA响应信号DACK第5章存储系统33DMA控制方式的工作过程DMA控制器送出地址信号和相应的控制信号，实现外设与内存或内存与内存之间的直接数据传送；例：从外设向内存传送一个字节 DMAC向I/O接口发出读信号，同时往地址总线上发出存储器的地址和存储器写信号和AEN信号。第5章存储系统34DMA控制方式的工作过程DMA控制器自动修改地址和字节计数器，并判断是否需要重复传送

10、操作。当规定的数据传送完后，DMA控制器就撤销发往CPU的HOLD信号。CPU检测到HOLD失效后，紧接着撤销HLDA信号，并在下一时钟周期重新开始控制总线。第5章存储系统35DMA的三种传送方式 连续传送（块传送）： DMAC在申请到总线后，将一块数据传送完后才释放总线，而不管中间DREQ是否有效。 单次传送（每次传送一个字节）： 每个DMA周期只传送一个字节就立即释放总线。 按需传送（猝发传送）： 只要I/O接口的数据缓冲可用，就可进行传送。此时I/O接口需要有一定大小的FIFO缓冲区。第5章存储系统36数据块传送：数据块传送：YN允许允许DMADMA请求？请求？DMAC请求总线请求总线C

11、PU响应响应, DMAC获总线控制权获总线控制权DMA传送一个字节传送一个字节块结束？块结束？地址增量，计数器减量地址增量，计数器减量DMAC释放总线释放总线YN第5章存储系统37每次传送一个字节：每次传送一个字节：NYN允许允许DMADMAC请求总线请求总线CPU响应响应, DMAC获总线控制权获总线控制权DMA传送一个数据传送一个数据块结束？块结束？释放总线至少一个总线周期释放总线至少一个总线周期地址增量，计数器减量地址增量，计数器减量DMAC释放总线释放总线Y测试测试I/O的的DREQ DMA请求？请求？第5章存储系统38按需传送：按需传送：NYCPU响应响应, DMAC获总线控制权获总

12、线控制权DMA传送一个字节传送一个字节块结束？块结束？测试测试I/O的的DREQ 有效？有效？地址增量，计数器减量地址增量，计数器减量释放总线，请求中断释放总线，请求中断无效，释放总线无效，释放总线允许允许DMADMA请求？请求？DMAC请求总线请求总线YNYN第5章存储系统39DMA控制方式优点：数据传输由DMA硬件来控制，数据直接在内存和外设之间交换，可以达到很高的传输速率（可达几MB/秒）第5章存储系统40五、I/O通道控制方式具有自己的指令系统专门负责外部设备的控制第5章存储系统41 中断技术掌握：中断的基本概念中断响应的一般过程中断向量表及其初始化8088/8086中断系统第5章存储

13、系统42一、中断的基本概念中断：CPU执行程序时，由于发生了某种随机的事件(外部或内部)，引起CPU暂时中断正在运行的程序，转去执行一段特殊的服务程序(称为中断服务程序或中断处理程序)，以处理该事件，该事件处理完后又返回被中断的程序继续执行，这一过程称为中断。第5章存储系统43中断源引起CPU中断的事件，发出中断请求的来源内部中断内部中断外部中断外部中断异常中断异常中断软件中断软件中断可屏蔽中断可屏蔽中断非屏蔽中断非屏蔽中断异常事件引起异常事件引起中断指令引起中断指令引起INTR中断中断NMI中断中断第5章存储系统44引入中断的原因提高数据传输率；避免了CPU不断检测外设状态的过程，提高了CP

14、U的利用率。实现对特殊事件的实时响应。第5章存储系统45二、外部中断响应的一般过程中断请求中断判优及中断源识别中断响应中断处理（服务）中断返回第5章存储系统46中断请求中断请求信号应保持到中断被处理为止；CPU响应中断后，中断请求信号应及时撤销。NMIINTR第5章存储系统47中断源识别软件查询法中断矢量法。由中断源提供中断类型号，CPU根据类型确定中断源。第5章存储系统48中断判优 要解决的问题要解决的问题对同时产生的中断： 首先处理优先级别较高的中断；若优先级别相同，则按先来先服务的原则对非同时产生的中断： 低优先级的中断程序允许被高优先级的中断源所中断中断嵌套中断嵌套第5章存储系统49中

15、断判优 控制方法控制方法 软件判优 顺序查询中断请求，先查询的先服务顺序查询中断请求，先查询的先服务 （即先查询的优先级别高）（即先查询的优先级别高）硬件判优硬件判优 链式判优、并行判优（中断向量法）链式判优、并行判优（中断向量法）第5章存储系统50菊花链逻辑电路菊花链逻辑电路INTAinIREQINTR&=1 1INTAoutDB三态门三态门中中断断向向量量码码E外设接口外设接口中断确认中断确认菊花链菊花链逻辑电路逻辑电路第5章存储系统51中断响应向中断源发出INTA中断响应信号；保护断点。包括FLAGS、 CS和IP获得中断服务程序入口地址固定入口法固定入口法中断向量法中断向量法第

16、5章存储系统52中断处理中断服务子程序的特点：为“远过程”用IRET指令返回第5章存储系统53中断服务子程序完成的工作保护现场开中断（STI）中断处理关中断（CLI）恢复现场中断返回第5章存储系统54中断返回执行IRET指令，使IP、CS和FLAGS从堆栈弹出第5章存储系统55三、8088/8086中断系统内部中断外部中断除法错中断除法错中断溢出中断溢出中断单步中断单步中断软件中断软件中断非屏蔽中断非屏蔽中断可屏蔽中断可屏蔽中断 256个中个中断源断源第5章存储系统56NMIINTR中断逻辑中断逻辑软件中断指令软件中断指令溢出中断溢出中断除法错除法错单步中断单步中断非屏蔽中断请求非屏蔽中断请求

17、中断控中断控制器制器8259APIC8086/8088CPU8086/8088CPU内部逻辑内部逻辑断点中断断点中断可可屏屏蔽蔽中中断断请请求求n430128086/8088中断源类型：中断源类型：第5章存储系统57中断向量表00000H003FFH1KB第5章存储系统58中断向量表存放各类中断的中断服务程序的入口地址每个入口占用4 Bytes，低字为段内偏移，高字为段基址表的地址位于内存的00000H003FFH，大小为1KB，共256个入口第5章存储系统59中断向量表的初始化将用户自定义的中断服务程序入口地址放入向量表两种方法：直接写中断向量表利用DOS中断功能调用：INT 25H 例：将

18、中断向量码为48H的服务程序入口地址放入向量表第5章存储系统60中断向量表的初始化 直接写中断向量表 MOV AX，0MOV DS，AXMOV SI， 48H*4MOV DX，OFFSET int_procMOV SI，DXMOV DX，SEG int_procMOV SI+2，DX 利用DOS中断功能调用：INT 25HMOV DX，SEG int_procMOV DS，DXMOV DX，OFFSET int_procMOV AX，2548HINT 21HP319第5章存储系统618088/8086内部中断响应过程特点：无INTA周期中断类型码固定或由指令给出第5章存储系统628088/8086内部中断响应过程响应过程步骤： PUSH FLAG 暂存TF 清除IF和TF PUSH CS PUSH IP 0:中断类型号*4 I P 0:中断类型号*4+2CS第5章存储系统638088/8086外部中断响应过程可屏蔽中断（INTR）： INTA周期1，PIC进行中断的排队和优先级处理 INTA周期2，PIC把中断类型号放到DB上，由CPU读入 PUSH FLAG 暂存TF 清除IF和TF PUSH CS PUSH IP 0:中断类型号