组合逻辑电路习题答案

1、第3章组合逻辑电路试分析图所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。ABCD(a)(b)(c)LiL3L2图 题图解：由逻辑电路图写出逻辑函数表达式：图 a： L A B C D图 b： Li A B CL2 ABC(AB) AB C(AB)图 c： Li A B ABA B A B AB ABL3 A B AB由逻辑函数表达式列写真值表:ABCDL00000000110010100110010010101001100011111000110010101001011111000110111110111110ABCLiL2000000011001010011

2、0110010101011100111111ABLiL2L300010010011010011010由真值表可知：图a为判奇电路,输入奇数个1时输出为1;图b为全加器Li为和,L2为进位；图c为比较器Li为1表示A>B, L2为1表示A=B, L3为1表示A<B.设有四种组合逻辑电路，它们的输入波形(A、B、C D)如图所示，其对应的输出波形分别为 W X、Y、Z,试分别写出它们逻辑表达式并化简。输入Ab J L_l LJ LJC D 输出WI图 题图解:BADCCBABA DC00DCADCA000111101001CB 11DB00011110BA00011110DCACBAD

3、CAY DCB DCB DCADCBDC* 00000111DBA10011110DBA一丁/ DCB1 1JW DCA CB DCA CBADB BA DCA CBAZ DCB CA DBA D BA输入A J''；-W(dcba) (3,4,5,6,8,10,11,12,13) DCAX(DCBA)(0,2,4,7,8,9,12,13,15) BA DB CBA DCAY(DCBA)(0,1,6,7,8,10) DCB DCB DC AZ(DCBA)(5,6,7,8,11,12,1315) CA DBA DBA DCBX 设: (2) 解：、Y均为四位二进制数，它们分别是一

4、个逻辑电路的输入和输出。当 0WXW 4 时，Y=X+1 ;当 5WXW9 时，Y=X-1，且 X不大于 9。试列出该逻辑电路完整的真值表；用与非门实现该逻辑电路。(1) 按题意要求列真值表如下：X3X2X1X0y3y2y1y000000010001001000100011001101000100010101010100011001010111011010000111100110001010XXXX1011XXXX1100XXXX1101XXXX1110XXXX1111XXXX0X1X0X3X21 0001111000011110v v x1x0x3x200 01111000011110Xi

5、£2X1X0 X3X2X1X0Y1 X3 X0X2X1X0 X(2)把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。丫3X3X0 X3X0丫2X2 X1X0 X3X0X2X1X0X3X0Y1X3X0 X2X1X0X2X1X0 X3X2X1X0X 3X 0X2 X1 X 0X2X1 X 0X3X2 X1X0YoXo作图如下:V2丫3yX3X1x2x0y。设计一交通灯监测电路。红、绿、黄三只灯正常工作时只能一只灯亮，否则，将会发出检修信号，用两输入与非门设计逻辑电路，并给出所用74系列的型号。解：设A、B、C分别表示红、绿、黄三只灯，且亮为1,灭为0;检修信号用L表示，L为1表

6、示需要检修。依据题意列写真值表：ABCL00010010010001111000101111011111BCA BCLL ABC AB ACBC ABC AB AC BC试用译码器74LS138和适当的逻辑门设计一个三位数的奇校验器。解：设用A B C表示三位二进制数输入 写真值表，求表达式，作图如下：,L表示输出，L=1表示输入有奇数个 1。列00110110011000110000010110101111m m2 m， m7L ABC ABC ABC ABCmm2m4m7丫1丫2丫4丫7试用译码器74LS138和与非门实现下列逻辑函数:L1 AB ABC(1) L2 AC A BL3 AB

7、 AC(2) L m(0, 2,6,8)解：取ABC=AAA则：L1AB ABC ABC ABCABC m5 m6 m7m5m6m7 Y5Y6Y7L2 AC A B C A B ABC m Y7L AB AC A B ACm(0,1,4,5,6,7,)Y0Y1Y4Y5Y6Y7CBA L3L1L2&&A0Y0A1Y1A2Y274LS138 y3Y4S1Y5S2丫6S3Y7S1S2S3L74LS138L m(0,2,6,8) ABCD ABCD ABCD ABCD (ABC ABC ABC ABC)D分析可见 D=1 时，L=0; D=0时，L ABC ABC ABC ABC。取

8、ABC=AA1Ao, S=1, S2=D,&=0,则：L ABC ABC ABC ABC m0 m1 m3 m4 Y0Y1Y3Y4也可利用2片74138扩展为416线译码器，然后取 ABCD= A2AA进行设计。试用译码器74LS138和适当的逻辑门设计一个1位数的全加器。解:列写真值表，F1表不和,F2表不'进位。1 &1C 一 B 一 A 一A0Y04 00ZY5Y6 Y7X与输出L均A1Y1A2 74LS138F1 m1 m2 m，m7 Y1Y2Y4Y7F 2 m3 m5 mb m7 Y3Y5Y6Y7试用译码器74LS138和适当的逻辑门设计一个组合电路。该电路输

9、入 为三位二进制数。二者之间的关系如下：当 2WXW5 时 L = X + 2当X V 2 时 L = 1当 X>5 时 L = 0解：按题意列写真值表、求表达式、画图x2x1x0L2L1L00000010010010101000111011001101011 111110000111000L0LiL2图题图L2 m2 m3 m，m5 丫2丫3丫4丫5L1 m，m5 丫4丫5Lo mo mi mb m5 丫中丫斗试用三片38线译码器74LS138组成524线译码器。解：用A4A3控制各个芯片的工作状态，具体分配如下:A AAA A234A0丫0A1丫1A2丫274LS138丫3S,丫41

10、丫S2丫6S3丫7'IA0丫0A丫1A2丫274LS138丫3S丫41丫5S2丫6S3丫71-丫0丫1丫2丫3 丫4丫5丫6 丫7丫8丫9丫10丫11 丫12 丫13丫 14丫15A4A3A2A1A000XX第1片工作01XXX第2片工作11XXX第3片工作A0丫0A丫1A21 1丫274LS138丫3丫4S1丫5S2丫6S3丫70Q丫16丫17丫181920丫 21 丫22 丫23由数据选择器组成的逻辑电路如图所示，试写出电路的输出函数式。ZWL解：由图可见 AiA)=YX , D 3= 0,D 2=1, D1 wz W Z, D0 W , G=0L Y G Dgi D0m0 Dm

11、D2m2 D3m3WYX (W Z)YX Y 又WYX WYX ZYX YX化简有：L WX WXY ZXY XY试用四选一数据选择器实现下列逻辑函数：(1) L m(0,2,4,5) L m(1,3,5,7)(3) L m(0,2,5,7,8,10,13,15)(4) L m(1,2,3,14,15)解：利用卡诺图法确定 D的连接关系B - A1 四选一 MUXC A0Do D1 D2 D3 GR I或者:L1C1(2)LA1 四选一 MUXA0D° D1 D2 D3 Gn1 1 r0101或者:或者:BC 00 011110A1A0 D0YA四选一A21MUXA D0D1D2D3

12、四选一 MUXD1 D2 D31001L= BD + BDD。C DD10D3 CD20A1四选一 MUXA0 Do D1 D2 D 3 G>1试用四选一数据择器设计一判定电路。只有在主裁判同意的前提下， 三名副裁判中多数同意，比赛成绩才被承认，否则，比赛成绩不被承认。解：设用A表示主裁判、B、C、D表示副裁判，L表示比赛成绩；A、B、C D分别为1 表示同意，为0表示不同意；L为1表示承认比赛成绩，L为0表示不承认比赛成绩。列写 真值表如下：(2)取,G=A,CD=AA,采用卡诺图法确定 D0D3,并作图。LABS和C的逻辑Ai _ASB i BcoSiC i-i- BYAiA 四选一

13、 MUXAoDO Di D2D3G试画出用2个半加器和一个或门构成一位全加器的逻辑图，要求写出 表达式。解：对于半加器有：S A B ,Co=AB,所以:Si AiBiCi iCi Ai Bi (Ai Bi)Ci i利用4位集成加法器74LS283实现将余3码转换为8421BCD码的逻辑电路。解：因为8421BCD等于余3码减3,减3可用补码相加完成，作图如下:余3码 输入1101B3B2B1B074283S3S2 8421BCD码S1So输出A 3 A2 AiA 0ciT利用4位集成加法器 画出逻辑图。(提示：列出余74LS283和适当的逻辑门电路，实现一位余3代码的加法运算,3代码的加法表

14、，再对数进行修正)解：利用74283实现一位余3代码的加法运算，应解决的主要问题是和的修正问题，因为余3码比8421码多3。经分析可得：余3码和有进位，其和加 3,无进位，其和减3。(进 位表示16,比10进制多6,但原代码已多6,正好抵消，但输出是余 3码，需要加3;若无 进位，原代码多6,因此需要减3,减3利用变补相加完成)。作图如下：E 1A3 CoA 2A 1AoS374283 S2S1B3SoB2B1Bo Ci1A3 CoA2A1A 0S 374283 S2S 1B3SoB2B1BoCi1余湘余湘输入输出余湘1I设：A、B均为3位二进制数，利用4位二进制加法器 74LS283 ,实现

15、一个L = 2(A+B) 的运算电路。解：因L = 2(A+B) =2A+2B, 一个二进制数乘以 2相当于这个二进制数向左移一位，最 低位补0。A2A3 COA1A2AoA 1o AoS374283 S2S1B2B3S oB1B2BoB1oBo Ci3.21图是3-8线译码器74LS138和8选1数据选择器74LS151组成的电路，试分析整 个电路的功能。8选1数据选择器74LS151的功能见表所示。表 74LS151 的功能表STAAA0Y1XXX00000D。0001D10010D20011D30100D40101D50110D60111De解:74138使能端有效，译码器处于工作状态,EmjY,当 i=j 时，L=0;当 i wj 时，L=1。试用16选1数据择器和一个异或门， 所示。Yim ； 74151处于工作状态，L=!2mD =实现一个八用逻辑电路。其逻辑功能要求如表表S20000S10011S00