实验七综合实验数字时钟设计_第1页
实验七综合实验数字时钟设计_第2页
实验七综合实验数字时钟设计_第3页
实验七综合实验数字时钟设计_第4页
实验七综合实验数字时钟设计_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验七 综合实验 数字时钟设计一、 目的:1. 了解时钟的显示设计原理及其特性。2. 设计一个时钟的电路，并以七节显示器扫描显示时间。3. 自行以CPLD数字开发实验系统验证所设计电路的正确性。二、 电路图：（整体图）（接上图）三、实验器配置图：四、实验步骤： 1. 建立一个名为D_clock的新项目，并在MAX+plus编辑环境中，以AHDL及语言VHDL设计一个可以让七段显示器显示时间的程序，顶层gdf文件如以上图所示。本设计包括5个小的程序模块：cout60_v.vhd（60进制计数器），cout12_v.vhd（12进制计数器），demulti4_1.tdf（4-1数据分配器），div

2、ided.tdf（20M的分频器，得到1Hz的频率），seven_v.vhd（4-7显示译码器），分别设计并生成sys符号文件，再建立顶层的D_clock .gdf文件。（注意，所有文件都要在同一文件夹里保存）。3. 将电路图上各个输入输出脚位依据下表定义好，编译一下。4执行dnld102将电路下载到实验器上，改变一下跳线，输入引脚锁定。跳线：蓝框内的短路帽均接在GND端；绿框内的短路排分别接在JP9、JP10、JP11、JP12（需用工具，问老师借） 5下载后验证，观察七段显示器的数字变化是否与时钟的变化一样。输入脚名称EPF10K10LC84-4管脚锁定CLK（实验系统的20M时钟）1LD

3、N11S010S19S28I07I16I25I33QHa016QHa117QHa218QHa319QHa421QHa522QHa623QMa053QMa154QMa258QMa359QMa460QMa561QMa662QMb025QMb127QMb228QMb329QMb430QMb535QMb636QSa038QSa1d39QSa247QSa348QSa449QSa550QSa651QSb065QSb166QSb267QSb369QSb470QSb571QSb672注：CLK：实验系统的20M时钟；LDN：置数控制端（低电平有效）； S2.0：I3.0输入值的分配地址；I3.0：输入值，对小时、分钟、秒针的高低位进行置数（本设计只能置一个数字，其他各位均置为0）；QHa0.6：小时的低位；QMa0.

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论