数位逻辑实习―CPLD

1、組合邏輯應用實習數位邏輯有組合邏輯及順序邏輯兩種，它們電路最主要的不同在於組合邏輯 的輸出僅隨輸入的改變而改變，與前一級的輸出無關，但順序邏輯則不同，它的輸出不 僅與現在的輸入有關，也同時與前一級的輸出狀態有關。一. 編碼器編碼器(Encoder)是一種將2n個輸入信號轉換為n位元的二進制輸出信號的數位電路， 一般都以m對n線(m>n)編碼器來表示，其中m代表輸入端的數目，n代表輸出端的數目， 而且m±n，其方塊圖如圖所示。以一個4對2的編碼器為例，假設Eo、El、E2及E3為輸入端，A、B為輸出端，則有 以下四種狀態，其真值表如下：E3E2EDAiiOIfo3n1o1iIJH

2、k01iino1J布林代數式為：A=E2+E3 ; B=E2+E3。圖上為4對2編碼器的電路圖。由真值表與布林數式的組合情況可得知，輸入端的開關不可同時導通(為"1")，否則會產生輸出錯誤的情況如EI與E2導通時，得到輸出端A=B=l，與E3導通時的結果一樣，造成 編碼錯誤。為解決這個問題，則須使用優先編碼器。優先編碼器優先編碼器是指有兩個或兩個以上輸入時，只選擇較高優先權的進行編碼，稱為優先編 碼器。常用的優先編碼器1C有74147與74148。1.74147編碼器74147為十線對BCD碼的編碼器，輸入與輸出都為低電位動作，優先權的順序為 9 1 當"9&qu

3、ot;的輸入端為0時，不論其他輸入端為何，其輸出端 DCBA皆為0110。對74147而言， 其輸出端為補數型態輸出，要得到原態輸出，只要在輸出端加反閘即可。74147的接腳圖與真值表如下：(1) 接腳圖(2)真值表12 345678Q- 亠亠亠亠-4-一亠亠一L4A B c D£14i79Aii11ii1.h11ii.XXXlXXXuX.Oi1XXXXXN1nt&ftKrXw4Ji1ioXXXX<>1L11o4 J1XLJC.:X.*4)1.11io1XKXifein11IIXX(J1111L111c>oXaia111111苞p1c>74148的接腳

4、圖與真值表如下。接腳圖 EJ1S人E£1o123< !5EO1XXXXXX.X111I1.IL1111w111ioXXXXXXX 1iX.XXXXX1,11CnI<>ix.XXXX<>11o丄(>11IXXXXCl1L1L3l(bi<>:KXXoJ11IoIIinXXciI11I11u1灯1CfeX.tl1,1l1iI1Inio<>111ILi11Ia0(2)真值表2.74148為8對3的編碼器74148為8對3的編碼器，輸入與輸出都為低電位動作，優先權的順序為9 1,探實習單元一、使用儀器：CPLD 數位邏輯實習板 | (

5、ALTERAMAX7000S EPM712884-15)二、實習項目：編碼器電路實驗1.由根本邏輯閘組成編碼器電路圖使用MAX+plusll軟體的繪圖法畫出下面編碼器的電路圖。(2) 使用MAX+plusll軟體的功能模擬畫出輸入(I0、11、I2與I3)與輸出(A、B)的波形圖。(3) 將電路圖指定接腳後燒錄到CPLD數位邏輯實習板後，完成下面4對2線編碼器的真值表，並驗証真值表與波形圖是否一樣 ？2.74148 8對3線編碼器(1) 使用MAX+plusll軟體的繪圖法畫出下面8對3線74148編碼器的電路圖。使用MAX+plusll軟體的功能模擬畫出輸入(0 7)與輸出的波形圖。(3)將

6、電路圖指定接腳後燒錄到 CPLD數位邏輯實習板後，完成下面 74148編碼器的 真值表，並驗証真值表與波形圖是否一樣？3.74147十進制對BCD碼編碼器(1) 使用MAX+plusll軟體的繪圖法畫出下面74147十進制對BCD碼的電路圖。 使用MAX+plusll軟體的功能模擬畫出輸入與輸出的波形圖(3)將電路圖指定接腳後燒錄到 CPLD數位邏輯實習板後，完成下面 74147十進制對，並驗証真值表與波形圖是否一樣BCD碼的真值表«出i154321DCBA1111111110x耳XXXXXX1DXXXXXXX110XXXX耳K1I0XXXXX11IXKKX111110XKX1111

7、1I0KX11111gO'X1111D174L47鼻楷农三、實習心得:二.解碼器解碼器(Decoder)是一種將n位元的2進位輸入碼轉換成2n個 輸出的邏輯電路，其輸入線有 n條輸出線有m條，且m三2n, 稱為n對m線或(n>m)解碼器，其方塊圖如圖所示。在邏輯電路 中解碼器的種類很多，如二進制對十進制、BCD碼轉十進制或BCD碼的顯示器等。二線對四線解碼器以一個2對4線的解碼器為例，假設致能控制帧1疔菁1;1難站孵E，A、B為輸入端，DO、D1、D2及D3為輸出端，則有以下四種狀態：1. 當E=0，A=X、B=X 時，全部輸出為 0。2. 當E=l，A=0、B=0時，D0輸出為

8、1，其他輸出為 0。3. 當E=l，A=0、B=l時，Dl輸出為1，其他輸出為 0。4. 當E=l，A=l、B=0時，D2輸出為1，其他輸出為 0。5. 當E=l，A=l、B=l時，D3輸出為1，其他輸出為 0。(1) 真值表如右：(2) 布林代數式：D0 = EAB ; Dl = EAB ; D2 = EAB ; D3=EAB。(3) 二線對四線解碼器邏輯電路圖如右圖所示： 目前常用的解碼器IC有以下幾種：2. 3對8線解碼器：41384. BCD碼解碼器：1. 2對4線解碼器:3. 4對16線解碼器:74138解碼器ABD3-mDUXX£*unuD-i10a0<1011o0

9、1n口11non74139741547442， 7447， 744874138為3對8線的解碼器, 電位時，才能正常動作。1.接腳圖由GI與G2A、G2B控制，當GI為高電位，G2A、G2B為低2.真值表ABCG2AG2B®012 3 4567 YYYYYYYY7413K岀(j1<iAO2BcBAVC1Y |Y2Y.lY4¥5YifeY7OXXXXX911Li11X1XXXX11111111XX0XXX11i11111uIP0o011.111(kfiaa11O1I111JloO门111o1111111u0o1111iD11111E)iuCl1111o1U11D酣1oJ

10、1191u11IOOi.143iti11JlQ1nL31111Il1'll74154解碼器74154為4對16線的解碼器,1接腳圖由Gl與G2控制，當Gl與G2為低電位時，才能正常動作2.真值表2221zoIM 23*O102Oc匕An123Sft79LO1 11213li4131XXXXX.ilIL11ltiI1 1aL1LIXIMx?cxqIIIiIlii|11I)iEld l>nfl!n1u11|.gB1i：I.111-o-ri>ri>EJ11rib11L1IJi LL11I1.finIIItB,1£11I11|1lilli03>11111i14

11、b11T1111iiii册4Ju1uo1i11.<J>111111iuuiI1i11uJIii.11111o0lu11i1.L1和II111A1oooI1L3i1i1d.1nd1IIIJi1ooIo邛oil11Ii1oIJiIiIn>TbtthL电II|11I|1Tb|iIIIiiv<Tbn.1n111l|1Il|L31n|.ikafbi1ipI1LI1111iCP ；ibi.1bl13n3i1|11i1|.1iiIaAti11i1ii11ii1llli1.i4JiiiU>Lti1.1u1iinI1i11:n11i1I4*Ui1.1L1i,i.a1Iiiiu111

12、11o(ALTERA MAX7000S EPM712884-15)、使用儀器：CPLD數位邏輯實習板、實習項目：解碼器電路實驗1. 由根本閘組成2對4線解碼器(I) 使用MAX+plusll軟體的繪圖法畫出下面74147十進制對BCD碼的電路圖。 使用MAX+plusll軟體的功能模擬畫出輸入與輸出的波形圖(3)將電路圖指定接腳後燒錄到CPLD數位邏輯實習板後，完成下面2對4線解碼器的真值表，並驗証真值表與波形圖是否一樣B-8入BA£Y,(1) 使用MAX+plusll軟體的繪圖法畫出下面74138 3對8線解碼器的電路圖。使用MAX+plusll軟體的功能模擬畫出輸入與輸出的波形圖

13、。(3)將電路圖指定接腳後燒錄到CPLD數位邏輯實習板後，完成下面3對8線解碼器 真值表，並驗証真值表與波形圖是否一樣 ？3.7447BCD對七段顯示器的解碼器(1) 使用MAX+plusll軟體的繪圖法畫出下面7447解碼器的電路圖。(2) 使用MAX+plusll軟體的功能模擬畫出輸入與輸出的波形圖。(3) 將電路圖指定接腳後燒錄到 CPLD數位邏輯實習板後,完成下面7447解碼器真值表，並驗証真值表與波形圖是否一樣？7447解酉宦国傭旅、實習心得:三. 多工器多工器multiplexer, MUX又稱為資料選擇器Data Selector, I由n條資料選擇線，2n 條資料輸入線，和一條

14、輸出線 丫組成，示意圖與方塊圖如下所示，通常多工器的型式是 2n 對1多工器表示。3N0IM歸人線N2IN3tMT NIAM42" Ki琴工器1 1 1 1-Y 鶴出線力艰還F?線-YIB t»爭工器方塊1£圖 3示意趣由上圖可知，多工器是以邏輯開關來選擇資料的輸出，開關由選擇線來控制。以一個2DO對1的多工器為例，由2條資料線D0和D1，1條選擇線S和1條輸出線丫組合而成，其真 值表與邏輯電路圖如下所示2.布林代數式： 丫= SD0 + SD11.真值表：圖有致能控制的2對1垂工器3.邏輯電路圖：實用的多工器會多一條致能Enable控制輸入 線，當該線動作時，多

15、工器才能正常動作，此致能控 制線直接連接在每一個及閘的輸入端，如圖所示。常用的多工器1C有741572對1、741534對1 和 74151(8 對 1)等74157多工器74157內部有四組2對1多工器，當G=0時，多工器正常工作，其接腳圖與真值表如 下。1接腳圖2真值表士严74157輸入輸出GSY1X000A0JB7415374153內部有兩組4對1多工器，資料線C0C3,選擇線A與B,輸出線丫，致能控制 G,當G=0時，多工器正常工作，其接腳圖與真值表如下。1接腳圖2真值表 £T 1B74LSI53探實習單元一、使用儀器：CPLD輸入輸出GGAY1XX00C0CO001Cl01

16、0C2011C3數位邏輯實習板 (ALTERA MAX7000S EPM712884-15)二、實習項目：多工器電路實驗1.74151 8對1多工器(1) 使用MAX+plusll軟體的繪圖法畫出下面74151多工器的電路圖。(2) 使用MAX+plusll軟體的功能模擬畫出輸入與輸出的波形圖。(3) 將電路圖指定接腳後燒錄到 CPLD數位邏輯實習板後，完成下面 74151多工器真值表，並驗証真值表與波形圖是否一樣 ？I畑2IE!9E!I0Nimf .J11U|2 Ous 3 Dm 4Djs昌 Out7 Out QQjt 9Cus lOOvgOCna出sc&AIf1XXX0a0Q000

17、10Q100Q11010c010101001174151务工器倉慣表三、實習心得: 四、解多工器解多工器(Demultiplexer，DeMUX)又稱為資料分配器(Data Distributor)，其作用與多工器 正好相反，有一條資料輸入線，n條選擇線，2n條輸出線，選擇線選取一條線輸出，所以稱 為l對N解多工器，其示意圖與方塊圖如下所示。OUTO、Q OVTl対呻曲 ooaim 2"册J JD_-aimOOUT*覺 w解务工普爪意1對4解多工器以一個1對4的解多工器為例，由1條資料線D，2條選擇線S0與S1和4條輸出線 Y0、丫1、丫2和丫3組合而成，其真值表與邏輯電路圖如所示1

18、.真值表2.邏輯電路圖輸入輸出SIsoY3Y2Y1YO00XXXD0IXXDX10XDXXLDXXX】對4解多工器貞値表2K4卿僑2强真値表希入端轄出喘EABD3D2DIDO0XXI0D(1100D0D1J010010I100100I1100I由上面2對4解碼器與1對4解多工器的真值表比較，假设把解碼器的致能控制E當資料輸入線，A和B當選擇線，其結果等於解多工器的真值表。所以可將含有致能控制輸入的解 碼器做解多工器使用。一般常用的解多工器IC為74155,內部有兩組1對4解多工器，資料輸入線1C與2C， 選擇線A0與Al，其接腳圖與真值表如下。1接腳圖2.真值表1Y1 1¥2 m74

19、155A出GcAlMlV：¥2¥1恂1XXX11XuXX：l1*>1DD1101DI1D1(J11I)10101tI0i1一、使用儀器：CPLD 數位邏輯實習板 | (ALTERA MAX7000S EPM712884-15)二、實習項目：解多工器電路實驗IC7使用MAX+plusll軟體的繪圖法畫出下面74138解多工器的電路圖。(2) 使用MAX+plusll軟體的功能模擬畫出輸入與輸出的波形圖。(3) 將電路圖指定接腳後燒錄到 CPLD數位邏輯實習板後，完成下面 74138解多工器真值表，並驗証真值表與波形圖是否一樣 ？三、實習心得:五、比較器 一位元比較器就是

20、比較兩個輸入(A、B)的數值的大小關係，有三種可能的結果A數大於B數，即A>B :以丫0來表示A數等於B數，即A=B :以丫1來表示A數小於B數，即A<B :以丫2來表示 一位元比較器的真值表與電路圖如下所示1真值表2布林代數ABYI(A=B)Yd阿000ID01Q0D10I001Ai0四位元比較器Yh乔+肋Y2二亦3.電路圖杓一 丫1常用的四位元比較器IC為7485，它的內部有兩組四位元輸入 A0A4，B0B4，和一組 串接輸入。其原理與一位元比較器相同，由高位元至低位元依次比較，其接腳圖與真值表如下。1.接腳圖13:1)14M 入*吐AhB!AfcHoIa-cUImQsOgAi

21、>BxXXXXX100XXXXXX1Ai=&XXXXXI00A屜XXXXXDaA=BK冉两XXXX100AiBiXXJJJD0Aj-foAi=H,XX100刚皿Ai=Bt阳呗XXJJD0A=By心匮1Cl0I0QA=BiAf禹0J0000Az=feA >=13.Aa=i柿0001I A<B O A<B 1 A>B O 心H I A=.U O A=5 卫一2.真值表P-7一、 使用儀器：CPLD 數位邏輯實習板 | (ALTERAMAX7000S EPM712884-15)二、實習項目：比較器電路實驗1. 單一位元比較器使用MAX+plusll軟體的繪圖法畫

22、出下面一位元比較器的電路圖。(2) 使用MAX+plusll軟體的功能模擬畫出輸入與輸出的波形圖。(3) 將電路圖指定接腳後燒錄到CPLD數位邏輯實習板後，完成下面一位元比較器器真值表，並驗証真值表與波形圖是否一樣 ？2 Ous 30u84 Dm；SCMs 7 Out 8 Out輸A喻出BAA<BA=BA>B00011ni1血叫一位元比較器真値表2. 四位元比較器(1) 使用MAX+plusll軟體的繪圖法畫出下面四位元比較器的電路圖(2) 依真值表的輸入狀態，完成四位元比較器實驗記錄表。IOKx8«入輪岀At A? Al ApBjBj BiBtA > BA = B

23、A<B10011000100Q011101 1 1QUO0110010101 0 I0 10 101000 IQQ001 1i iao00 101 10Looof111!四位元比較器實驗記錄表三、實習心得:順序邏輯應用實習數位邏輯有組合邏輯及順序邏輯兩種，它們電路最主要的不同在於組合邏輯 的輸出僅隨輸入的改變而改變，與前一級的輸出無關，但順序邏輯則不同，它的輸出不 僅與現在的輸入有關，也同時與前一級的輸出狀態有關。正反器是順序邏輯中最根本的元件(flip-flop簡稱FF)，正反器又稱為雙穩態振盪器，它是個具有記憶裝置的數位電路， 其輸出端有兩個穩定的輸出狀態。在一個穩定狀態中，假设不觸

24、發另一狀態，則正反器的輸出 狀態並不會改變。正反器有 RS正反器、D型正反器、T型正反器及JK正反器四種，以下 就RS正反器及JK正反器分別介紹。一、正反器1. 根本邏輯閘組成的 RS正反器RS正反器(FF)是由二個NOR閘或二個NAND閘所連接而成，其輸出端都拉回到另一級的輸入端，其電路及真值表如下。S為設置端(Set), R為重置端(Reset，Q為輸出端，而Q為Q的輸出互補3.以NOR閘組成的RS正反器符號1.邏輯電路圖SFtOn+100Qn01l1001i平光許2.真值表以NOR組成的!?S疋反器貝値衣SFF°NOR閘類似，所不同的是:以NAND閘組成RS正反器，其動作情形與

25、(1)當R=l、S=1時，輸出保持不變當R=0、S=0時，輸出為不允許的狀態，此 Q與Q皆為12.真值表3.以NAND閘組成的RS正反器符號jfe NANU1組慮的RJi正反圈旳声幀責sRQh+IQO平九卉B11O0116QFFQ2時序脈波數位系統可分為同步或非同步動作，在非同步系統中，邏輯電路的輸出狀態可在任何時 間改變，較難控制，因此在設計上比較麻煩。在同步系統中，任何輸出狀態的轉換是由時序(CLOCK)信號來 決定，時序信號為一連串的的脈波如圖所示。系統的輸出在時序轉換時才改變狀態，稱為邊緣觸發(edgetriggering)。當時序由0變為1時，輸出狀態改變，稱為正緣觸發陋時序畅彼忙L

26、OCK(Positive edge triggering),當時序由1變為0時，輸出狀態改變，稱為負緣觸發 (negative edgetriggeri ng)。3.邊緣觸發的RS正反器如圖所示之邊緣觸RS正反器，時序脈波經過 RC電路, 以產生正、負脈波的觸發信號。正反器的輸出狀態在脈波輸入 期間才改變狀態，這種觸發方式稱為邊緣觸發，邊緣觸發分為 正緣觸發與負緣觸發。 出祿喪的眄正反簡(a)正緣觸發RS正反器之符號與真值表CLK5ROn+lt00On010-101t11不;fc轩CLKsROn.+ 1100Qn1 3u010 => CLK1101ft7J111不允FF(b)負緣觸發RS

27、正反器之符號與真值表4可預設、去除的RS正反器在RS正反器輸入端参加一個用來去除(Clear)正反器輸出為0的CLR腳，及一個用來 預置(Preset)正反器輸出為l的PR腳。當PR端為0而Clr端為1時，RS正反器就會將Q預 置為1;同理，當Clr端為0而Pr端為1時，RS正反器就會將Q去除為0。當RS正反器要正常使用時，這二個輸入端都必須設為1,其符號與真值表如圖所示PRCLRCLKRO'0X0iK耳I0XKM11l011dL10i11115.邊緣觸發JK正反器由於RS正反器有競逐情形發生，使用上受到較多限制，所以有 右圖所示。JK正反器的產生，如(a)正緣觸發JK正反器之符號與真

28、值表(b)負緣觸發JK正反器之符號與真值表CLKJKQn+1t00QnT010t101T11血JQP UK.：KQCLKJKOn+1l00QnI00I101Ij1 n6.邊緣觸發T型正反器與D型正反器把JK正反器的輸入端連接在一起即可變成T型正反器；把JK正反器的K輸入端連接個反相器再連接J輸入端即可變成D型正反器CLKDQn+LI0On41(a)符號圖 盘緣髓第D型正反器CLKDQn+1I00IJ1(b)真値表(3)符號何真値表圖貞緣觸暑T电正反器0 <?1_K012345678clk jTruLrLrrrLrLrLrLAOl 101 '0101o rB0 01100 J110

29、00 0QQ11110(a)'亀:路圖(b)時序圖計數cBA0ooO0u1o1()o111oo1o111o7It1(c)真値袤、計數器計數器(cou nter)在數位系統的應用非常廣泛，如時間、週期及頻率的測量。計數器可分為同步(sychronous與非同步(asychronous兩種，同步計數器的每一個正反器都是由時序脈波 同時觸發，因此延遲時間等於一個正反器的延遲時間，傳送速度較快，但硬體線路較複紮。非同步計數器又稱為漣波(ripple)計數器，硬體線路較簡單，但每一個正反器都由前一級正反 器器觸發，因此計數器延遲時間為正反器延遲時間的累加，所以傳送速度較慢。衣非同步計數器 1上數

30、計數器一般的計數器都是由JK正反器或T型正反器所組成，如圖所示為三位元的二進制上數 計數器。u IE反器CLK正反器CBA將位於000狀態，即計數器已循環一週(000至111),然後從新開始。 由圖(b)中，我們可以發現每一個正反器的輸出頻率皆為其輸入時序頻率的一半，即一個 正反器能將時序頻率除2, n個正反器串聯組合後則能將時序頻率除 2n倍，因此一般計數器也就是除頻器。2下數計數器如下圖所示的三位元二進位下數計數器，在負緣觸發信號來時，正反器的狀態依序轉變，與上數計數器不同的是正反器的CLK端是連接至前一級的反向輸出，其波形如圖(b)所示，計數值由CBA=I11開始，依時序脈波輸入開始遞減

31、，直到CBA=OOO時，又重新開始。計數狀態共有8個，所以稱為8模下數計數器。Vs(IK卜CLK« C1.Koi 1丨0|1|。|丄0iiA111<511o51o1斗1oo3o112o1o1<>(>1c>CJc>oI輸出端接至正反器的CLR端.即可完成模數VccA叵更器L|g iB iEEB匸止反荽jnCCIX1X1 CLK1k m Ba 1 L1 g 石t CLK(a)電踏樹5的上數計數器，如圖所示(b)注形例(a)電路圖01255678CLK-nLTLTnLnLTLruruL°1 _1 F|_ o Q li T| oooIl I iF

32、l o o oo 1(b)波形圖3. 非同步可控制模數的設計一個正反器除2, n個正反器除2n，其計數的圍為0 2n-1，因此設計n模計數器的步 驟如下：(1) 決定正反器的數目n,使其計數模數N三2n0(2) 將計數值N中的所有正反器輸出為1的局部接至NAND閘的輸入端，NAND閘的輸出端接至所有正反器的去除端(CLR)，即可完成任一模數的計數器。例：設計一個模數5非同步上數計器1模數N=5, 5三23,所以使用3個正反器2. 當N=5時，正反器的輸出端CBA=101，只要將CA接至NAND閘的輸入端，NAND閘的輔)A愉出CLOCKQ、Qi QiQu123456789探實習單元一、使用儀器：CPLD 數位邏輯實習板 | (ALTERA MAX7000S EPM712884-15)二、實習項目：試設計一模數9非同步上數計數器(1)使用MAX+plusll軟體的繪圖法畫出模數9非同步上數計數器的電路圖使用MAX+plusll軟體的功能模擬模數9非同步上數計數器並畫出輸入與輸出的波 形圖(3) 將電路圖指定接腳後燒錄到 CPLD實習板後，完成下面模數9非同步上數計數器的真值表，並驗証真值表與波形圖是否一樣？0