硬件实验各器件芯片说明_第1页
硬件实验各器件芯片说明_第2页
硬件实验各器件芯片说明_第3页
硬件实验各器件芯片说明_第4页
硬件实验各器件芯片说明_第5页
已阅读5页,还剩6页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、积分电路微分电路74LS00(03)芯片:引出端符号1A-4A,1B-4B 输入端1Y-4Y 输出端逻辑图:门电路的扇出系数N0扇出系数N0指门电路能驱动同类门的个数,它是衡量门电路负载能力的一个参数,TTL集成与非门有两种不同性质的负载,即灌电流负载和拉电流负载。因此,它有两种扇出系数,即低电平扇出系数N0L和高电平扇出系数N0H。通常有IiH<IiL,则N0H>N0L,故常以N0L作为门的扇出系数。N0L的测试电路如图1-3所示,门的输入端全部悬空,输出端接灌电流负载RL,调节RL使IOL增大,VOL随之增高,当VOL达到VOlm(手册中规定低电平规范值为0.4V)时的IOL就

2、是允许灌入的最大负载电流,则N0LIOL÷Iis,通常N0L>8(Iis是短路电流,测法如下)图1-3 扇出系数测试电路:74LS04(06)74LS125:引出端符号: A1A4 输入端C1C4 三态允许端(低电平有效) Y1Y4输出端功能表: Y=A输入输出ACYLLHL XHLH Hi-Z74LS138管脚图:引出端符号: A,B,C 译码地址输入端 G1 选通端 /(G2A),/(G2B) 选通端(低电平有效) Y0Y7 译码输出端(低电平有效)同步RS触发器CLKSRQnQn*说明0XX11保持10000RS无效,则保持10011RS无效,则保持10100R有效,则置

3、010110R有效,则置011001S有效,则置111011S有效,则置11111不定一般不允许出现这种情况实验数据(触发器的测试表)SRQnQn+1100011000111001不定101011110101000不定从实验测得的特性表明:当S、R输入分别为1、0时,无论现态是什么,次态都是为零,所以此时S 、R锁的功能是将置0;当S、R输入分别为0、1时,无论现态是什么,次态都是为1,所以此时S 、R锁的功能是将置1;当S、R输入分别为1、1时,无论现态是什么,次态都是和现态一样的,所以此时S 、R锁的功能是保持上一状态;当S、R输入分别为0、0时,现态和次态是没规律的。74LS74双上升沿

4、D触发器(有预置、清除端) 1CP、2CP 时钟输入端 1D、2D 数据输入端 1Q、2Q、1Q非、2Q非 输出端 CLR1、CLR2 直接复位端(低电平有效) PR1、PR2 直接置位端(低电平有效)74LS175四上升沿 D 触发器(有公共清除端) CP 时钟输入端 CR非 清除端(低电平有效) 1D-4D 数据输入端 1Q-4Q 输出端 1非-4Q非 互补输出端74LS112双下降沿JK触发器(有预置、清除端) CLK1、CLK2 时钟输入端(下降沿有效) J1、J2、K1、K2 数据输入端 Q1、Q2、Q1非、Q2非 输出端 CLR1、CLR2 直接复位端(低电平有效) PR1、PR2 直接置位端(低电平有效)用两个D触发器组成一个4分频的器件单循环的环形计数器555定时器555定时器的静态测试Vi01.022.483.033.353.413.485.01Vo3.703.703.703.700.020.010.010.02发光二极管暗暗暗暗黄黄黄黄Vi5.014.093.102.021.821.

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论