电容测试仪的设计

1、目 录1、设计指标32、设计原理32.1设计原理框图32.2 设计方案32.3 模块介绍42.3.1 控制电路42.3.2 时钟脉冲发生器42.3.3 计数器和显示器63、单元电路的设计63.1 多谐振荡器63.2 单稳态触发器8整流电路采用直流稳压电源设计思路9直流稳压电源的原理框图分析9直流稳压电源特点104、设计制作过程及整体电路图104.1设计制作过程104.2整体电路图115、芯片介绍115.1 555芯片功能介绍115.2 74LS192芯片介绍13总结14致谢15参考文献161、设计指标1.1 设计目的(1) 掌握数字电容测试仪的构成、原理和设计方法。(2) 掌握集成电路的使用方

2、法。1.2 基本要求（1） 电容测量范围为1000pF10uF，输出应能直接显示其值，误差5%，电源电压为+5V。（2） 量程可切换，显示值能够标定。 （3） 要求最终正确无误地完成全部电路设计，并具有一定先进性，对电路设计也应提出建议性意见并写出合格的课程设计说明书，圆满完成各项任务。2、设计原理2.1设计原理框图图1.电容测试仪原理框图2.2 设计方案利用单稳态触发器或电容器充放电规律等，可以把被测电容的大小转换成脉冲宽窄，即控制脉冲宽度 Tx 与 Cx成正比。只要把此脉冲与频率固定不变的方波即时钟脉冲相与，便可得到计数脉冲，把计数脉冲送给计数器计数，然后再送给显示器显示。如果时钟脉冲的频

3、率等参数合适，数字显示器显示的数字 N便是电容 Cx的大小。之所以选择该方案是考虑到这个方案不仅设计比较容易实现，而且更重要的是该方案设计出来的数字测试仪测量的结果比较精确。2.3 模块介绍 控制电路控制器的主要功能是根据被测电容 Cx的容量大小形成与其成正比的控制脉冲Tx。图2所示为单稳态控制电路的原理图。该电路的工作原理如下：图2.单稳态控制电路原理图当被测电容 Cx接到电路中之后，只要按一下开关 S，电源电压Vcc 经微分电路、和反向器，送给 555定时器的低电平触发端2。一个负脉冲信号使单稳态触发器由稳态变为暂稳态，其输出端3由低电平变为高电平。该高电平控制与门使时钟脉冲信号通过，送入

4、计数器计数暂稳态的脉冲宽度为Tx=1.1RCx。然后单稳态电路又回到稳态，其输出端3变为低电平，从而封锁与门，停止计数。可见，控制脉冲宽度 Tx与RCx成正比。如果R固定不变，则计数时钟脉冲的个数将与Cx的容量值成正比，可以达到测量电容的要求。由于设计要求 ，Cx的变化范围为 1000pF10uF，且测量的时间小于2s，即 Tx<2s，也就是 Cx最大(10uF)时， Tx<2s，根据 Tx=1.1RCx可求得：R<TX/(1.1CX)=2/(1.1×10×10-6)欧=181.8千欧取R3=180K。微分电路可取=1K，=10K，=l。 时钟脉冲发生器这

5、里选用由555定时器构成的多谐振荡器来实现时钟产生功能。电路原理图如图3所示：振荡波形的周期为：图3.由555定时电路构成的多谐振荡器T=tp1+tp20.7(R2+R1)C3其中tp1 0.7(R2+R1)C2 ,tp20.7R1C2占空比为：q=tp1/T=（R2+R1）/(R2+2R1)因为时钟周期T0.7(R2+R1) 是在忽略了555定时器6脚的输入电流条件下得到的，而实际上 6脚有10的电流流入。因此，为了减小该电流的影响，应使流过的电流最小值大于10uF。又因为要求 Cx =10uF时，Tx=2s，所以需要时钟脉冲发生器在 2s内产生脉冲。即时钟脉冲周期应为T=2ms即：。如果选

6、择占空比q=0.6，即 q= =0.6 由此可求得： 取=0.1，则 ： = 11.43K =-5.713K 取标称值：=5.6K，=12K 最后还要根据所选电阻、的阻值，校算流过、的最小电流是否大于 10uA 。从图可以看出，当上电压达到时，流过、的电流最小，为: =95uA 振荡周期： 可见所选元件基本满足设计要求，为了调整振荡周期，可选用5.6K的电位器。 计数器和显示器 由于计数器的技术范围为1uF9999uF，因此需要4个二十进制加数计数器。这里用4片74LS192级联起来构成所需的计数器。四片74LS192和四个数码管的连接如下图4所示：图4.四片74LS192和四个数码管连接的电

7、路图3、单元电路的设计3.1 多谐振荡器由555定时电路构成的多谐振荡器如图5所示，它既为下一级的单稳态触发器提供输入脉冲，又为后面计数器开始计数提供信号脉冲。其工作原理如下：多谐振荡器只有两个暂稳态。假设当电源接通后，电路处于某一暂稳态，电容C上电压UC略低于 ，Uo输出高电平，V1截止，D1导通，D2截止，电源Ucc通过R1、R2 给电容C充电。随着充电的进行Uc逐渐增高，但只要， 输出电压Uo就一直保持高电平不变，这就是第一个暂稳态。当电容C上的电压Uc略微超过 时(即U6和U2均大于等于 时)， RS触发器置 0，使输出电压Uo从原来的高电平翻转到低电平，即Uo=0，V1导通饱和，此时

8、电容C通过D2、R2和V1放电。随着电容C放电，Uc下降，但只要， Uo就一直保持低电平不变，这就是第二个暂稳态。当Uc下降到略微低于 时，RS触发器置 1，电路输出又变为Uo=1，V1截止，电容C再次充电，又重复上述过程，电路输出便得到周期性的矩形脉冲。其振荡周期为：图5.多谐振荡器工作波形如图6所示：图6.多谐振荡器的工作波形3.2 单稳态触发器由555定时器构成的单稳态触发电路如图7所示，它可以产生占空比一定的脉波，此脉波用来控制计数。在单稳态触发电路后加反相器用来控制74273锁存计数值。单稳态触发器的工作原理如下：1、 无触发信号输入时电路工作在稳定状态当电路无触发信号时，ui 保持

9、高电平，电路工作在稳定状态，Q=0,即输出端uo保持低电平，555内放电三极管VT饱和导通，管脚7“接地”，电容电压uc为0V。图7.单稳态触发器2、充电过程当触发信号到来是时，555触发器输入端2脚由高电平变为低电平，电路被触发，Q=1，uo由低电平跳变为高电平，因此三极管VT截止，电路开始有电源Vcc经电阻R对电容C充电，电路由稳态转入暂稳态。当时，处于中间保持状态，仍有输出uo=1，这个充电过程为电路的暂态过程。3、放电过程当电容C的电位uc由于充电而不断上升，趋势是U（）=Vcc，但当uc刚刚略大于时，此时由于2脚的负尖脉冲早已过去，故R=0，S=1，进而有Q=0，此时输出应为uo=0

10、, 三极管VT导通，电容上充的电将通过VT迅速放电，致使6脚的电压为0V，这进一步保证了输出又回到了uo=0的稳定状态。4、恢复过程当暂稳态结束后，电容C通过饱和导通的三极管VT放电，经过一段时间后，电容放电完毕，恢复过程结束，恢复过程结束后，电路返回稳定状态，单稳态触发器又可以接收新的触发信号。3.3 直流稳压电源的设计整流电路采用直流稳压电源设计思路（1）电网供电电压为交流220V（有效值），50Hz，要获得低压直流输出，首先须采用电源变压器将电网电压降低获得所需要的交流电压。（2）降压后的交流电压，通过整流电路变成单向的直流电，但其幅值变化大，与理想的直流电压相差很远。（3）脉动大的直流

11、电压须经过滤波电路变成平滑的，脉动小的直流电，即将交流成分滤掉，保留其直流成分。（4）滤波后的直流电压再通过稳压电路，稳压电路利用自动调整的原理，使输出的电压基本不受电网电压或负载电流变化的影响，便可得到基本上不受外界影响的稳定的直流电压输出，供给负载。直流稳压电源的原理框图分析采用电源变压器将电网220V，50Hz交流电降压后送整流电路，整流电路采用桥式整流电路，整流桥选用的二极管需要考虑允许承受的电压和电流值。图8.直流稳压电源的原理框图滤波器常采用无源元件R，L，C构成的不同类型滤波电路。由于本电路为小功率 电源，故可用电容滤波电路。稳压电路采用串联反馈式稳压电路。比较放大单元采用分立三

12、极管组成的差动放大器或者集成运算放大器，可提高电路的稳定性。 过流保护器：串联稳压电路中，调整管与负载串联，当输出电流过大或者输出短路时，调整管会因电流过大或电压过高使管耗过大而损坏，所以须对调整管采取保护措施。直流稳压电源特点采用集成稳压器构成直流稳压电源，具有使用方便，结构简单及性能优良等许多特点，因而得到广泛应用。图9. 直流稳压电源电路图从电路中我们可看出，此电路多加了一只三极管和几只电阻，R2与D组成BG2的基准电压，R3，Rp，R4组成了输出电压取样支路，T2b点的电位与T2e点的电位进行比较（由于DZ1的存在，所以T2e点的电位是恒定的），比较的结果有T2的集电极输出使T2c点电

13、位产生变化从而控制T1的导通程度（此时的BG1在电路中起着一个可变电阻的作用），使输出电压稳定，Rp是一个可变阻器，调整它就可改变A点的电位（即改变取样值）由于T2e点的变化，T2c点电位也将变化，从而使输出电压也将发生变化。这种电路其输出电压灵活可变，所以在各种电路中被广泛应用。 4、设计制作过程及整体电路图4.1设计制作过程(1) 查阅资料，了解数字电容测试仪的基本工作原理和工作原理电路图，把整体电路图分解成一个个单独的模块。(2) 通过查阅集成块的参考书，了解各个模块中的集成块的构造就作用，对集成块的使用方法已经集成块的输入输出端以及集成块的进制有一定得了解。(3) 通过网络，下载EWB

14、(Electronics Workbench)软件，通过网络教程对软件的使用方法进行学习，初步学会通过该软件设计电路图。(4) 根据整体电路的要求，设计出各个部分模块的电路，通过示波器的检查，确保各个模块正常工作。(5) 把设计好的各个模块组装成整体的电路，并且根据设计指标进行调试，知道出现预期结果为止。4.2 整体电路图图10. 整体电路5、芯片介绍5.1 555芯片功能介绍555时基电路是一种将模拟功能与逻辑功能巧妙地结合在同一硅片上的组合集成电路。该电路可以在最基本的典型应用方式的基础上，根据实际需要，经过参数配置和电路的重新组合，与外接少量的阻容元件就能构成不同的电路，因而555电路在

15、波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了广泛应用。 555时基电路的电路结构和逻辑功能：图11为555时基电路的电路结构和8脚双列直插式的引脚图，由图可知555电路由电阻分压器、电压比较器、基本RS触发器、放电管和输出缓冲器5个部分组成。它的各个引脚功能如下：     1脚：GND(或VSS)外接电源负端VSS或接地，一般情况下接地。8脚：VCC(或VDD)外接电源VCC，双极型时基电路VCC的范围是4.516V型电路VCC的范围为318V，一般用5V。 图11. 555电路结构和引脚图   3脚：OUT（

16、或Vo）输出端。     2脚：TR低触发端。     6脚：TH高触发端。     4脚：R是直接清零端。当R端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。      5脚：CO(或VC)为控制电压端。若此端外接电压，则可改变内部两个比较器的基 准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。     7脚：D放电

17、端。该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个5k的等值电阻串联而成。电阻分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc，加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。比较器由两个结构相同的集成运放C1、C2组成。高电平触发信号加在C1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本RS触发器R端的输入信号；低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器S端的输入信号。基本RS触发器的输出状态受比较器C1、C2的输出端控制。    

18、 在1脚接地，5脚未外接电压，两个比较器C1、C2基准电压分别为2/3Vcc，1/3Vcc的情况下，555时基电路的功能表如表1所示： 表1.555时基电路的功能表5.2 74LS192芯片介绍5.2.1 74LS192的引脚功能1）：异步置数控制端2） CR ：异步置0控制端3） CPU: 加计数控制端4） CPD : 减计数控制器5） D0D3: 并行数据输入端6） Q0 Q3：输出端5.2.2 74LS192的功能表表2.74LS192的功能表 输 入 输 出备 注CR CPU CPD 1 × × × × × × ×0

19、 0 0 0异步清零0 0 × × 异步置数0 1 1 × × × ×加 法 计 数计数0 1 1 × × × ×减 法 计 数0 1 1 1 × × × ×保 持总 结在设计的最初阶段，由于通过资料的查阅，对各个模块的电路图有了初步的了解，所以在设计的时候能够得心应手，特别在设计计数和显示电路模块的时候，设计过程比较流畅，第一天便完成了任务。但是在接下来设计控制器电路和时钟脉冲发生器电路时，遇到了一点点的小麻烦，由于设计这两个模块需要对555集成块进行连接，但是当时对555集成块理论知识的掌握不够全面，所以设计出来以后电路有问题，不能正常工作。所以我们决定先暂停设计，翻阅课本和在图书馆借来的资料，把555集成块的结构和功能研究了一遍，最后终于成功了设计出来，这也刚好验证了那句老话“磨刀不误砍柴工”。为期两周的课程设计这么快就结束了，虽然很短暂，但是我的收获很多：1.对555定时器电路及其构成的单稳态触发器和多谐振荡器有了更深的了解和认识，掌握了在课堂上学不到的知识。2.培养了自己的动手能力和独立思考的能力，在课程设计中，遇到不会的问题，除了请教老师和同学外，还可以查阅资料。3. 此次课程设