CCD驱动电路设计的新方法

1、CCD驱动电路设计的新方法刘光昌陈欣黄亮(暨南大学,广州510632摘要:本文详述了以往设计CCD驱动电路的三种方案,分析了各自的优缺点,并提出了一种新的设计方法。采用这种设计方法,电路简单,易实现。给出了用这种方法对TCD1200D驱动电路的具体设计实例。关键词:电荷耦合器件驱动电路单片机可编程门阵列中图法分类号:TN786;TP368.1A new method for design of CCD driving circuitL IU Guangchang CHEN Xin HUAN G Liang(Jinan U niversity,G u angzhou510632,CHNAbstr

2、act:Three schemes for previous design of CCD driving circuit are discussed in detail,followed by analysis of their advantages and disadvantages.A new design method with simple and easy implementation is proposed.A practical design of TCD1200Ddriving circuit using this method is given as an example.K

3、 eyw ords:CCD,Driving Circuit,Monolithic Microcomputer,G AL1引言CCD由于其高精度、高分辨率、性能稳定、功耗低、寿命长以及具有自扫描功能等特点,已广泛用于摄像机、复印机、图文传真、文字、图像识别、自动精密测量等方面。近十年来,CCD像感应器的各项性能指标越来越高,价格大幅度下降,成为现代光电子学和现代测试技术中最活跃、最富有成果的新兴领域之一。但是,由于CCD赖以正常工作的各驱动信号的产生电路较复杂,其成品价格往往与CCD芯片的在同一个数量级,这极大地影响着CCD器件的进一步推广,同时也激起了不少科技工作者的研究热情。2理论分析从已发

4、表的研究成果看,设计CCD驱动电路大致有三种方法:CCD产品说明书或经典著作1提供的驱动电路图及早期实际使用的驱动电路几乎全都是由普通数字电路芯片实现的。它由主振、交迭脉冲产生、分频、译码以及驱动等部分构成。CCD芯片的早期产品,由于需要复杂的三相或四相交迭脉冲,一般整个驱动电路需20个左右芯片,体积较大、成本高、设计也复1996-11-15收稿;1997-05-16定稿杂。不少研究者仔细研究了CCD产品说明书提供的典型波形和说明,在对CCD工作影响不大的前提下,修改脉冲波形以简化电路设计,仅在一定程度上减少了芯片数量,但这往往需要相当高的专业知识。第二个方案是用EPROM来产生CCD 所需波

5、形2。在CCD的一行周期中含有多个(一般以千计移位时钟。在一个移位时钟中各路信号在不同的时刻发生变化,设计者将移位时钟周期划分成若干个等时间间隔,称为状态,时钟波形电平变化发生在一定状态变化时刻,这样一行就被分为上万个状态,各路信号或1或0,构成一个状态的数据,依次装到可擦除只读存贮器EPROM中,只要等时间间隔地依次输出这些数据就形成CCD所需的各路波形。这一方案的设计思想十分显然,不论对何种型号的CCD,其硬件结构几乎不需要变化。只需按CCD的典型驱动波形图,将E2 PROM输出数据与CCD信号相对应,以及将波形化成状态数据就可以了,设计起来十分简单。这种设计方法所需EPROM一般在16k

6、 字节或以上。由主振电路经计数器形成地址信号送给EPROM,其数据输出经驱动送CCD对应管脚。电路中比较复杂,需要考虑的主要有两点:(1因为EPROM需地址信号14位或以上,不存在这么多位的同步计数器,如果用多片同步计数器串联,也就不会同步了;如用异步计数器,由于各位地址信号之间会有延迟从而使得EPROM输出数据有“毛刺”。这要在计数器与EPROM地址脚间加电路以使地址信号同时到达EPROM或者在EPROM数据脚后加锁存器,使得只有地址稳定后才锁存输出数据;(2假定某CCD一行的状态数只略大于8k,设计上要使用16k存贮器。一种方法是人为地增加一行中的移位周期数以便将“数据”填满16k字节,每

7、16k之后自动复位,但这样会拖长一行的扫描时间。另一种方法是加一些电路使一行数据正常结束时即在8k后的某个地址时强制复位。采用这种方案形成的驱动电路所需芯片在10片左右。第三种方案是用单片机输出驱动波形3。由于绝大多数CCD应用系统都含有单片机,这使有关CCD应用系统开发者十分自然地考虑用单片机的并行锁存输出口输出所需的驱动脉冲信号,再经驱动芯片接到CCD 对应管脚上。这一方案与EPROM方案有些相似,E2 PROM方案每改变地址就输出新的状态数据,而此方案是用单片机的口输出指令改变输出数据。这一方案的电路极其简单,只需单片机加驱动芯片,而且只是部分地占用了单片机的硬、软件资源,单片机同时还用

8、于应用系统的其它工作。但是,这种方法产生的移位脉冲频率一般难以超过200kHz。例如假定所使用单片机机器周期为1s,且假定一个移位周期含8个状态,那么即使是全部采用单机器周期改变口输出数据,移位脉冲频率也只能达到125kHz。此外,由于一个状态变到另一个状态往往不只一位信号变化,即是说不能只用CL R 或SET等位操作指令,而还要采用INC, DEC等能引起两位或更多位变化的指令,这就需要精心安排单片机输出的哪一位对应哪一路驱动信号,甚至在单片机输出位间插上无效输出位(即该位信号不送往任何CCD管脚,然后再合理选用有关指令,特别是需要充分使用单片机的单机器周期的口输出指令。这样在设计上显然比E

9、PROM方案要复杂。这一方案对于CCD的一些简单应用系统可能是适合的。但是,单片机花在形成驱232半导体光电1997年8月动波形上是“太累了”,单片机执行的指令大部分是用于产生这些驱动波形,只在两行间过渡段对各路输出冻结一段时间,赶忙做点对CCD视频输出进行处理等工作。近年来,新型号的CCD芯片不断涌现,像元数增多,驱动脉冲频率增高,性能越来越好;大多数在片内还集成了交迭脉冲发生电路,片外驱动也只需TTL电平,给CCD驱动器的设计和制作带来了很大方便。例如天津大学为新一代的线阵芯片TCD1200D设计的驱动电路由一只晶振及五个数字芯片构成。在这种情况下,前述第三种方案由于所形成的移位频率不可能

10、太高而不适于频率较高的新CCD芯片;而第二种方案,除了保留设计简单的优点外,由于新型芯片像元数多,需要大容量的EPROM,其电路的芯片数、体积、耗电、成本等都没有什么吸引人之处了。天津大学只用几只数字电路芯片就形成了一个实用的CCD驱动电路,他们是在对厂家提供的典型波形作了一些修改(特别是F SH信号后实现的,这需要相当的专业知识。当然,这已经够使人们振奋的了,我们仔细观察、研究了天津大学的电路及其波形,设计的难点主要是F SH,于是一种新的设计思路产生了:用可编程器件形成CCD所需的F1,F2,F R等周期性脉冲信号,而每当一行结束时由单片机送出F SH信号,这样可大大简化驱动电路的设计。3

11、实验图1是用新设计方法设计的TCD1200D 驱动波形图。TCD1200D含2160个有效像元,有效像元前后各有64及12个哑单元,所以每行大于等于2236个F R周期即可,图1中所标数字单位为微秒。图1中F1,F2是移位脉冲,F R是复位脉冲,F SH是行同步脉冲。这是该芯片所需的四路信号。图1中Q是为形成行同步脉冲而特意由数字电路形成的一个周期脉冲信号。图1用新方法设计的TCD1200D驱动波形图Fig.1TCD1200D driving waveform designedwith the new method整个驱动电路由一片单片机(A T89C2051与两片G AL16V8构成。G A

12、L的逻辑设计如下:Q0:=Q0Q1:=Q1Q0+Q1Q0Q2:=Q2Q1Q0+Q2Q1+Q2Q0Q3:=Q3Q2Q1Q0+Q3Q2+Q3Q1+Q3Q0Q4:=Q4Q3Q2Q1Q0+Q4Q3+Q4Q2+Q4Q1+Q4Q0Q5:=Q5Q4Q3Q2Q1Q0+Q5Q4+Q5Q3332第18卷第4期刘光昌等:CCD驱动电路设计的新方法+Q5Q2+Q5Q1+Q5Q0F2=Q5F R=Q4Q3Q2Q=Q5Q4+Q5Q3F SH=PQ式中,表示与,+表示或,-表示非。单片机使用的晶振为20MHz,由于单片机内含振荡电路,所以它可以输出20 MHz的信号,用作G AL的CL K。Q0,Q1,Q5分别为其2频,4

13、分频64分频信号。Q5即为F1,其反相得到F2。TCD1200D产品说明书对驱动波形设计说明中要求(下称“设计要求”移位脉冲F1和F2互为相反,最高工作频率为1MHz,典型值为500kHz,现约为310kHz,在正常工作范围内。设计要求F R脉宽最小值40ns,典型值为250ns;还要求其下降沿要在F1或F2的下降沿之前至少100ns,典型值为125ns;现这两个值均为200ns,满足要求。Q是一个频率与F1相同,其高低电平各为1.2s,2s的周期信号。F SH是每隔大于等于2236个F R周期取一个Q的正脉冲形成的。在每一行完成(即上一帧F SH后经历大于等于2236个F R周期时,由单片机

14、查询到Q为高电平就输出一个3s宽的正脉冲信号(即逻辑式中的P,它与Q信号相与就得到F SH。假定Q信号送往单片机P1.7,而P信号从单片机P3.7输出,则单片机输出P部分的编程如下:J NB P1.7,$;Q不为高电平时再重复查询SETB P3.7;输出P高电平NOP;延时0.6sNOP;延时0.6sNOP;延时0.6sNOP;延时0.6sCL R P3.7;输出P低电平单片机使用20MHz时钟,一个机器周期0.6s,单片机查询到Q为高电平的时刻到实际输出P高电平的时刻需两个机器周期即1.2s,由于Q的高电平宽度只有1.2s,故可知P信号的前沿一定在Q为低电平的状态,且P信号(3s宽正好包容一

15、个Q 的高电平状态,PQ就恰为一个Q正脉冲,这就是所形成的F SH。设计要求F SH必须被包容在F1之中。由于F SH是Q5(即F1经一定逻辑关系才形成的,所以其前沿一定滞后于F1;而其后沿(参见Q的后沿又超前F1的后沿约0.4s,故满足要求。本设计中使用G AL芯片,其管脚可灵活方便地定义,使电路紧凑,连线十分简单。G AL还有足够的驱动能力,不需另加驱动芯片便可驱动CCD。单片机所用晶振及片内振荡电路被借用于驱动波形形成电路,不需专门另用一套电路。而且驱动电路与单片机共用晶振,有同步关系,对单片机的一些工作还会带来好处。这样的设计只用了三片芯片,而且G AL 约有3/4片富余,可用于应用系

16、统中其他的数字电路;该驱动电路对单片机在硬件上只占用2位信号线,软件上在每一帧(毫秒量级只占用几条指令(微秒量级的工作,可谓是单片机“附带”就完成了驱动CCD所需的工作。4结论这一设计已用于高精度测量系统中,装置十分紧凑、微型化,已用于广东省高校开放性教学提高型重点实验室中作为现代化光电子技术的一个实验,供本科高年级学生或研究生及其他高校教师学习。这种设计方法简单、灵活、设计思想十分432半导体光电1997年8月清晰,对于任何型号的CCD,用这一设计思想都可以很方便地完成其驱动电路的设计。参考文献3张永林,罗志军.CCD微型线度测量仪的研制.光学技术,1994:(6 :40刘光昌男,1946年7月出生,1969年毕业于北京大学无线电电子学系。1981年在中国计量科学研究院获硕士学位。现为暨南大学教授,广东省单片微型计算机学会副理事长。他的主要研究方向是微型计算机接口技术及其应用。近年来已发表科研论文30余篇。(上接第230页36(1:52564