触发器练习题

1、一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路 （ ）2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件 （ ）3、与非门的输入端加有低电平时，其输出端恒为高电平。（ ）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。（ ）5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。（ ）6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。（ ）7、触发器是时序逻辑电路的基本单元。（ ）8、时序逻辑电路由组合逻辑电路和存储电路构成。（ ）9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。（ ）1

2、0、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。（ ）11、译码器、比较器属于组合逻辑电路。12、数字电路可分为组合逻辑电路和时序逻辑电路。13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生，现采用二进制编码器对

3、每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器（ ）27、各触发器的信号来源不同的计数器称为同步计数器（ ）28、1个触发器可以存放2个二进制数（ ）29、D触发器只有时钟脉冲上升沿有效的品种。30、同步RS触发器用在开关去抖中得到应用。31、不同触发器间的逻辑功能是可以相互转换的。32、对边沿JK触发器，在CP为高电平期间，当J

4、=K=1时，状态会翻转一次。（ ）33、JK触发器只要J，K端同时为1，则一定引起状态翻转。( 34、将D触发器的端与D端连接就可构成T触发器。( 35、JK触发器在CP作用下，若J=K=1，其状态保持不变。( 36、JK触发器在CP作用下，若J=K=1，其状态变反。 ( 37、使，就可实现JK触发器到D触发器的功能转换。( 38、JK触发器在CP作用下，若J=K=0，其状态保持不变。 ( 39JK触发器在CP作用下，若J=K=0，则触发器置0（即复位）。( 40、D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。( 41、RS触发器的约束条件RS=0表示不允许出现R=S=1的

5、输入。( 42、同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。( 43、所谓上升沿触发，是指触发器的输出状态变化是发生在CP=1期间。( 44、边沿触发型D触发器的输出状态取决于CP=1期间输入D的状态。( 二、单项选择题1、当同步RS触发器的CP=0时，若输入由“0”“1”且随后由“1”“0”，则触发器的状态变化为（ ）。A、“0”“1” B、“1”“0”C、不变 D、不定2、b。触发器是由逻辑门电路组成，所以它的功能特点是（ ）A、和逻辑门电路功能相同 B、它有记忆功能C、没有记忆功能 D、全部是由门电路组成的3、c。下列触发器中，不能用于移位寄存器的是（ ）A、D触发器 B

6、、JK触发器C、基本RS触发器 D、T触发器4、下列（ ）不属于时序逻辑电路的范畴。A、译码器 B、计数器C、寄存器 D、移位寄存器5、时序逻辑电路的状态一般由其（ ）的组合确定A、外部输入 B、外部输出C、内部输入 D、内部输出6、下列几种触发器中，哪种触发器的逻辑功能最灵活（）A、型 B、型C、型 D、型7、由与非门组成的RS触发器不允许输入的变量组合RS为( ;A、00 B、01C、11 D、108、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序电路（ ）A、没有触发器 B、没有统一的时钟脉冲控制C、没有稳定状态 D、输出只与内部状态有关9、要使JK触发器的状态和当前状态相反，所加

7、激励信号J和K 应该是（ ）A、00 B、01C、10 D、1110、激励信号有约束条件的触发器是（）A、触发器 B、触发器C、触发器 D、触发器11、双向移位寄存器的功能是（ ）A、只能将数码左移 B、只能将数码右移C、既可以左移，又可以右移 D、不能确定12、构成计数器的基本单元电路是（）A、或非门 B、与非门C、同或门 D、触发器13、下列哪种方程不是描述时序逻辑电路的（ ）A、驱动方程 B、输出方程C、状态方程 D、逻辑函数式方程14、对于同步触发的D型触发器，要使输出为1 ，则输入信号D满足（ ）A、D=1 B、D=0C、不确定 D、D=0或D=115、要使JK触发器的状态由0转为1

8、，所加激励信号JK应为（ ）A、0× B、1×C、×1 D、×016、对于D触发器，若CP脉冲到来前所加的激励信号D，可以使触发器的状态（ ）A、由0变0 B、由×变0C、由1变0 D、由×变117、使同步RS触发器置0的条件是 A、RS=00 B、RS=01C、RS=10 D、RS=1118、若基本触发器的初始输入为 R反为1，S反为 =0，当 R反由“0”“1”且同时 S反由“1”“0”时，触发器的状态变化为（ ）。A、“0”“1” B、“1”“0”C、不变 D、不定19、要使JK触发器的状态由0转为1，所加激励信号JK应为 A、

9、0X B、1XC、X1 D、X020、移位寄存器不能实现的功能为（ ）A、存储代码 B、移位C、数据的串行，并行转换 D、计数21、D触发器的R端为（ ）A、置0端 B、置1端C、保持端 D、反转端22、对于T触发器，当T=( 时，触发器处于保持状态。A、0 B、1 C、0，1均可 D、以上都不对23、对于JK触发器，若J=K，则可完成（ ）触发器的逻辑功能。A、RS B、D C、T D、T24、要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（ ）A、JK=00 B、JK=01 C、JK=10 D、JK=11 25、当J=0，K=0时，钟控JK触发器的次态输出为 （ ）。A、现态不

10、变 B、1 C、现态取反 D、026、组成一个模为60的计数器，至少需要 ( 个触发器。A、6 B、7 C、8 D、927、基本RS触发器在触发脉冲消失后，输出状态将（ ）A、随之消失 B、发生翻转 C、恢复原态 D、保持现态28、当两个输入端均为1时，输出Q不定的是（ ）A、基本RS触发器 B、钟控同步RS触发器 C、主从JK触发器 D、D触发器29、满足特征方程的触发器称为（ ）。A、D触发器 B、JK触发器 C、T触发器 D、T触发器30、为了使触发器克服空翻与振荡，应采用（ ）。A、CP高电平触发 B、CP低电平触发 C、CP低电位触发 D、CP边沿触发31、如果J=K=1，每次出现时

11、钟脉冲时，JK触发器都要（ ）A、置1 B、置0 C、保持 D、翻转32、欲使JK触发器按工作，可使JK触发器的输入端（ ）。A、J=K=0 B、J=Q， C、，K=Q D、J=K=133、欲使JK触发器按工作，可使JK触发器的输入端（ ）。A、J=K=0 B、J=Q， C、，K=Q D、J=Q，K=0 34、一个T触发器，在T=1时，加上时钟脉冲，则触发器（ ）。A、保持原态 B、置0 C、置1 D、翻转35、同步RS触发器不允许输入的变量组合RS为( A、00 B、01 C、10 D、1136、T触发器的特征方程为（ ）A、 B、 C、 D、37、将D触发器转换成T触发器，则应令（ ）A、

12、 B、 C、 D、38、对于D触发器，欲使Qn+1=Qn，应使输入D=（ ） 。A、0 B、1 C、Q D、39、欲使D触发器按Qn+1=工作，应使输入D=（ ）。 A、0 B、1 C、Q D、40、为实现将JK触发器转换为D触发器，应使（ ） 。A、J=D，K= B、K=D，J= C、J=K=D D、J=K=41、将D触发器改造成T触发器，图示电路中的虚线框内应是（ ）。 A. 或非门 B. 与非门 C. 异或门 D. 同或门42、对于T触发器，若现态Qn=0，欲使次态Qn+1=1，应使输入T=（ ）。A、0 B、1 C、Q D、43、。对于T触发器，若现态Qn=1，欲使次态Qn+1=1，应使输入T=（）。A、0 B、1 C、Q D、44、欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（ ）。A、J=K=0 B、J=Q,K= C、 J=0,K= D、J=Q,K=0 45、欲使JK触发器按Qn+1=n工