集成触发器和锁存器

1、集成触发器和锁存器    触发器是构成时序逻辑 1JK触发器（1）JK触发器符号及功能JK触发器有两个稳定状态：一个状态是Q1，Q=0，称触发器处于“1”态，也叫置位状态；另一个状态 是Q0，Q1，称触发器处于“0”态，也叫复位状态。JK触发器具有“置0”、“置1”、保持和翻转功 能，符号如图l所示。反映JK触发器的Qn和Qn、J、K之间的逻辑关系的状态表见表1。状态表中，Qn表示时钟脉冲来到之前触发 器的输出状态，称为现态，Qn+1表示时钟脉冲来到之后的状态，称为次态。       

2、                                     图l JK触发器符号             

3、                                                  

4、                                   表1 JK触发器的状态表JK触发器的特性方程为JK触发器的种类很多，有双JK触发器74LS107，双JK触发器74LS114，741S112，74HC73，74HCT73等，有 下降沿触发的

5、，也有上升沿触发的。图l所示的JK触发器是下降沿触发的。（2）双JK触发器74LS7674LS76是有预置和清零功能的双JK触发器，引脚如图2所示，有16个引脚。功能表见表2，74LS76是下降 沿触发的。                                图2 74LS76引脚图

6、60;                                                 

7、60;                                                表2 74LS76的功能表当RD0，S

8、D1时不论CP，J，K如何变化，触发器的输出为零，即触发器为“0”态。由于清零与CP脉冲无关，所以称为异 步清零。当RD1，SD0时不论CP，J，K如何变化，触发器可实现异步置数，即触发器处于“1”态。当RD1，SD1时只有在CP脉冲下降沿到来时，根据J，端的取值决定触发器的状态，如无CP脉冲下降沿到来，无论有无 输人数据信号，触发器保持原状态不变。2D触发器（1）D触发器符号及功能D触发器具有置“0”和置“1”功能，其逻辑符号如图3所示，其逻辑功能为：在CP上升沿到来时，若D I，则触发器置1；若D0，则触发器置0，D触发器的特性方程为D触发器的状态表见表3   

9、;                         图3 D触发器的逻辑符                        

10、;                                 图3 D触发器的逻辑符     图3所示的D触发器是上升沿触发的，也有下降沿触发的D触发器。D触发器的种类很多，有六上升沿D触发 器74LS174、八D触发器74

11、LS273、六D触发器74LS378等，下面介绍八D触发器74LS273及其应用电路。（2）八D触发器74LS27374LS273是具有复位功能、上升沿触发的8位数据锁存器，18个引脚。其功能表见表4，由表可知，当RD 0时，不论CP，D如何变化，触发器可实现异步清零，即触发器为“0”态。当RD1时，只有在CP脉冲上升 沿到来时，根据D端的取值决定触发器的状态，如无CP脉冲上升沿到来，无论有无输人数据信号，触发器 保持原状态不变。74LS273的引脚图和所组成的8路数显抢答器如图4所示。该抢答器能实现优先抢答、音响提示、数字显示等功能。电路中S1S8为自复式常开按钮，分别作为8 路抢答按钮，S0供主持人用于抢答信号的        表4  74LS273的功能表该电路的工作原理是：当主持人发出抢答命令后，如第四小组抢先按下S4，74LS273的8脚（D4）为高电 平，同时VDIVD8组成的或门电路输出高电平，触发单向可控硅vs导通，74LS273的H脚（时钟触发端CP） 的电位由低变高，上升沿触发74LS273，使74LS273数据输人端的数据送到数据输出端上，由于可控硅VS一 旦导通，74LS273的11脚一直维持高电平，74LS273的数字被锁存，即74LS273的9脚和CH233的4脚也一直维 持