第15章电工电子

1、 第第15章章 触发器与时序逻辑电路触发器与时序逻辑电路 15.1 集成触发器集成触发器 15.2寄存器寄存器 15.3 计数器计数器 15.4 555定时器定时器 本章小结本章小结 15.1 集成触发器集成触发器15.1.1 RS触发器1、基本RS触发器 图15-1基本RS触发器及逻辑符号基本RS触发器输出与输入之间的关系: 2、同步RS触发器 在基本RS触发器的基础上增加两个控制门G3、G4和一个输入控制端CP（或用C表示），如图15-2（a）所示。 图15-2 同步RS触发器及其逻辑符号CP=0时控制门G3、G4被封锁，基本RS触发器保持原来状态不变。只有当CP=1时，控制门被打开，电路

2、才会接收输入信号，且当R=0、S=1时，触发器置1；当R=1、S=0时，触发器置0；当R=0、S=0时，触发器保持原来状态.表15-2 同步RS触发器的功能表 图15-3同步RS触发器波形图15.1.2 JK触发器 图15-4主从JK触发器及其逻辑符号工作原理：（1）接收输入信号的过程。（2）输出信号的过程。主从JK触发器的逻辑功能：（1） J=0、K=0.（2） J=0、K=1.（3）J=1、K=0。 （4）J=1、K=1。 表15-3 主从JK触发器的功能表JK触发器的特怔方程: 图15-5主从JK触发器波形图 15.1.3 D触发器和T触发器1. D触发器 图15-6 D触发器逻辑符号

3、表15-4 D触发器的功能表2. T触发器 表15-5 T触发器的功能表 图15-7 T触发器逻辑符号T触发器的特怔方程: T触发器的特怔方程:15.1.4 触发器逻辑功能的转换1. 将JK触发器转换为D触发器 图15-8 用JK触发器实现D触发器逻辑功能 2. 将JK触发器转换为T触发器 图15-9 用JK触发器实现T触发器逻辑功能 3. 将D触发器转换为T触发器 图15-10 用D触发器实现T触发器逻辑功能 15.2寄存器寄存器15.2.1数码寄存器 图15-11 四位数码寄存器 15.2.2移位寄存器 图15-12 4位右移移位寄存器 表15-6 4位右移移位寄存器的状态表 图15-13

4、 4位左移移位寄存器 图15-14 74LS194的引脚排列图 表15-7 74LS194的功能表 图15-15 由74LS194构成的能自启动的4位环行计数器 15.3 计数器计数器15.3.1二进制计数器1、异步二进制计数器 图15-16所示为用3个下降沿触发的JK触发器构成的3位异步二进制加法计数器，计数器脉冲CP加至最低位触发器F0的时钟端，低位触发器的Q端依次接到相邻高位的时钟端. 图15-16 3位异步二进制加法计数器 表15-8 3位二进制加法计数器的状态表 图15-17 3位二进制加法计数器波形图 图15-18 用上升沿触发的D触发器构成的4位异步二进制加法计数器 图15-19

5、 上升沿触发的4位异步二进制加法计数器波形图图15-20 3位异步二进制减法计数器 图15-21 3位异步二进制减法计数器波形图 表15-9 3位二进制减法计数器的状态表2、同步二进制计数器 图15-22 3位同步二进制加法计数器15.3.2 十进制计数器1.同步十进制计数器 表15-10 十进制计数器编码表 图15-23同步十进制加法计数器图15-24十进制加法计数器波形图2.异步十进制计数器 图15-25 异步十进制加法计数器 15.4 555定时器15.4.1 555定时器的结构和功能内部含有一个基本RS触发器、两个电压比较器A1和A2、一个三极管T和一个由3个5K电阻组成的分压器。比较

6、器A1的参考电压为2/3 UCC，加在同相输入端；A2的参考电压为1/3 UCC，加在反相输入端，两者均由分压器上取得 图15-26 555定时器结构和引脚排列8.4.2 用555定时器组成的多谐振荡器1.工作原理 图15-27 用555定时器构成的多谐振荡器及其波形图 2.脉冲宽度与振荡周期 第一个暂态的脉冲宽度第二个暂态的脉冲宽度 振荡周期占空比 15.4.3 用555定时器组成的单稳态触发器1.工作原理单稳态触发器特点： (1) 电路有一个稳态和一个暂稳态。 (2) 在外来触发脉冲作用下,电路由稳态翻转到暂稳态。 (3) 暂稳态是一个不能长久保持的状态，经过一段时间后，电路会自动返回到稳

7、态。 2.脉冲宽度 忽略放电管T的饱和压降，uC从0充电上升到2/3 Ucc所需的时间 图15-28 用555定时器构成的单稳态触发器及工作波形 本章小结本章小结 双稳态触发器是数字电路极其重要的基本单元，它有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，双稳态触发器可以作为二进制存储单元使用2. 时序电路的特点是：任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。3. 寄存器是用来暂存数据的逻辑部件。根据存入或取出数据的方式不同，可分为数码寄存器和移位寄存器。数码寄存器在一个CP脉冲作用下，各位数码可同时存入或取出。移位寄存器在一个CP脉冲作用下，只能存入或取出一位数码，n位数码必须用n个CP脉冲作用才能全部存入或取出。4. 计数器是用来累计脉冲数目的逻辑部件。按照不同的方式，有多种类型的计数器。n个触发器可组成n位二进制计数器，可以计2（n）个脉冲。4个触发器可以组成1位十进制计数器，n位十进制计数器由