第六章时序逻辑的电路

1、第六章时序逻辑的电路第六章时序逻辑的电路2第六章第六章时序逻辑电路时序逻辑电路概述概述时序逻辑电路：任一时刻的输出信号不但取决于当时的输入信号，时序逻辑电路：任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来所处的状态。而且还取决于电路原来所处的状态。一、时序逻辑电路的结构特点：一、时序逻辑电路的结构特点：X(x1，x2，xi) 输入信号输入信号Y(y1，y2，yj) 输出信号输出信号Z (z1，z2，zk) 存储电路的输入信号存储电路的输入信号Q(q1，q2，qL) 存储电路的输出信号存储电路的输出信号1.时序电路包含组合电路和存储时序电路包含组合电路和存储电路两个组成部分，而

2、存储电路电路两个组成部分，而存储电路必不可少。必不可少。2.存储电路的输出状态必须反馈存储电路的输出状态必须反馈到输入端，与输入信号一起共同到输入端，与输入信号一起共同决定组合电路的输出。决定组合电路的输出。组组合合逻逻辑辑电电路路存存储储电电路路x1x2xiy1y2yjz1zkq1qLXQZY第六章时序逻辑的电路3 Y(tn) = FX(tn)，Q(tn) 输出方程输出方程 Q(tn+1) = GZ(tn)，Q(tn) 状态方程（对与独立的一个状态方程（对与独立的一个RS、 JK、D触发器称为特征方程）触发器称为特征方程） Z(tn) = HX(tn)，Q(tn) 驱动方程（激励方程）驱动方

3、程（激励方程） tn，tn+1表示相邻的两个离散时间；表示相邻的两个离散时间；q1，q2，, qL为状态变量，代为状态变量，代表存储器的输出状态，表存储器的输出状态，Q为状态向量为状态向量二、按照存储单元状态变化的特点，时序电路可以分成同步时序二、按照存储单元状态变化的特点，时序电路可以分成同步时序电电 路和异步时序电路两大类。路和异步时序电路两大类。 在同步时序电路中，所有触发器的状态变化都是在同一时钟在同步时序电路中，所有触发器的状态变化都是在同一时钟信号作用下同时发生的。而在异步时序电路中，各触发器状信号作用下同时发生的。而在异步时序电路中，各触发器状态的变化不是同时发生，而是有先有后。

4、异步时序电路根据态的变化不是同时发生，而是有先有后。异步时序电路根据电路的输入是脉冲信号还是电平信号，又可分为：脉冲异步电路的输入是脉冲信号还是电平信号，又可分为：脉冲异步时序电路和电平异步时序电路。时序电路和电平异步时序电路。第六章第六章时序逻辑电路时序逻辑电路概述概述第六章时序逻辑的电路4三、按照输出信号的特点，时序电路可分为米里型和摩尔型两种。三、按照输出信号的特点，时序电路可分为米里型和摩尔型两种。 米里型型电路的输出状态不仅与存储电路有关，而且与输入也米里型型电路的输出状态不仅与存储电路有关，而且与输入也有关，其输出函数有关，其输出函数Y为：为：Y(tn) = FX(tn)，Q(tn

5、) 摩尔型摩尔型型电路的输出状态仅与存储电路的状态有关而与输入无型电路的输出状态仅与存储电路的状态有关而与输入无关，其输出函数关，其输出函数Y为：为：Y(tn) = FQ(tn) 时序电路的典型电路有：寄存器，移位寄存器，计数器等，其时序电路的典型电路有：寄存器，移位寄存器，计数器等，其分析方法比组合电路更复杂些，要引进一些新方法。分析方法比组合电路更复杂些，要引进一些新方法。第六章第六章时序逻辑电路时序逻辑电路概述概述第六章时序逻辑的电路5 只要能写出给定逻辑电路的输出方程，状态方程，驱动方程，就只要能写出给定逻辑电路的输出方程，状态方程，驱动方程，就能表示其逻辑功能，可据此求出在任意给定输

6、入变量和电路现状能表示其逻辑功能，可据此求出在任意给定输入变量和电路现状态下电路的次态和输出。态下电路的次态和输出。 一般步骤：一般步骤：1. 从给定的逻辑图中，写出每个触发器的驱动方程，时钟方程和电从给定的逻辑图中，写出每个触发器的驱动方程，时钟方程和电路的输出方程。路的输出方程。2. 求电路的状态方程。把驱动方程代入相应触发器的特性方程，可求电路的状态方程。把驱动方程代入相应触发器的特性方程，可求出每个触发器的次态方程。即电路的状态方程，并标出时钟条求出每个触发器的次态方程。即电路的状态方程，并标出时钟条件件3. 列出完整的状态转换真值表（包括检查电路能否自启动）。画出列出完整的状态转换真

7、值表（包括检查电路能否自启动）。画出状态转换图或时序图。依次假设初态，代入电路的状态方程，输状态转换图或时序图。依次假设初态，代入电路的状态方程，输出方程，求出次态。（对出方程，求出次态。（对n个触发器来说，应包括个触发器来说，应包括2n个状态）及个状态）及输出，列出完整的状态转换真值表，简称状态转换表。输出，列出完整的状态转换真值表，简称状态转换表。4. 确定时序电路的逻辑功能。确定时序电路的逻辑功能。第六章第六章时序逻辑电路时序逻辑电路 6 . 2分析方法分析方法第六章时序逻辑的电路6例例: 做出下图时序逻辑电路的状态转换表做出下图时序逻辑电路的状态转换表,状态转换图和时序图。状态转换图和

8、时序图。 J1=Q2nQ3n ，K1=1 J2=Q1n ，K2=Q1n Q3n J3=Q1n Q2n ，K3=Q2nYC11J1KQF1C11J1KQF2C11J1KQF3&CP&1 根据图可写出电路的驱动方程：根据图可写出电路的驱动方程：第六章第六章时序逻辑电路时序逻辑电路 6 . 2分析方法分析方法第六章时序逻辑的电路7将驱动方程代入将驱动方程代入JK触发器的特征方触发器的特征方程程Qn+1=JQn + KQn中，得状态方程为：中，得状态方程为： Q1n+1=Q2Q3 Q1 Q2n+1=Q1 Q2 + Q1Q3 Q2 Q3n+1=Q1Q2Q3 + Q2Q3写出输出方程为：写

9、出输出方程为：Y=Q2Q3 ( )在一系列时钟信号操作下电路状态转换的全部过程找出来在一系列时钟信号操作下电路状态转换的全部过程找出来,则电则电路的逻辑功能便可一目了然。路的逻辑功能便可一目了然。状态转换表：若将任何一组输入变量及电路初态的取值代入状态状态转换表：若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算得电路次态和输出值：以得到的次态作方程和输出方程，即可算得电路次态和输出值：以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续，出方程进行计

10、算，又可得到一组新的次态和输出值。如此继续，将结果列为真值表形式，便得到状态转换表。将结果列为真值表形式，便得到状态转换表。32QQY 第六章第六章时序逻辑电路时序逻辑电路 6 . 2分析方法分析方法第六章时序逻辑的电路8Q1n+1= 0 0 0 =1 1=1Q2n+1= 0 0 + 0 0 0=0Q3n+1= 0 0 0 + 0 0=0 Y=0 0=0例题中电路无输入变量，次态和输出只取决于电路的初态，设初态例题中电路无输入变量，次态和输出只取决于电路的初态，设初态为为Q3Q2Q1=000，代入其状态方程及输出方程，得：，代入其状态方程及输出方程，得：又以又以100为初态，代入得为初态，代入

11、得 Q1n+1= 0 0 1 =0Q2n+1= 1 0 + 1 0 0=1Q3n+1= 1 0 0 + 0 0=0 再以再以010为初态，代入得为初态，代入得如此继续，依次得到如此继续，依次得到100，101，110，000，又返回最初设定的初态，又返回最初设定的初态，列出其状态转换表。，列出其状态转换表。Q1n+1= 1 0 0 =0 0=1Q2n+1= 0 1 + 0 0 1=1Q3n+1= 0 1 0 + 1 0=0 第六章时序逻辑的电路9CP Q3Q2Q1Y00000100102010030110410005101061101700000111110000每经过七个时钟触发脉冲以后输出

12、端每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平，且电路的从高电平跳变为低电平，且电路的状态循环一次。状态循环一次。所以此电路具有对时钟信号进行计数所以此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七的功能，且计数容量等于七，称为七进制计数器。进制计数器。若电路初态为若电路初态为111，代入方程得：，代入方程得：Q3Q2Q1=000，Y=1状态转换图：状态转换图：更形象表示时序电路的更形象表示时序电路的逻辑功能。逻辑功能。代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之下。下。00000101001110010

13、1110111/0/0/0/0/0/0/1/1Q3Q2Q1代表状态第六章时序逻辑的电路10时序图：时序图：在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫做时序图。做时序图。tQ1tQ2tQ3tYtCP第六章时序逻辑的电路116.3.1 寄存器和移位寄存器寄存器和移位寄存器 在数字系统中，常需要一些数码暂时存放起来，这种暂时存放数码。一在数字系统中，常需要一些数码暂时存放起来，这种暂时存放数码。一个触发器可以寄存个触发器可以寄存1位二进制数码，要寄存几位数码，就应具备几个触发位二进制数码，要寄存几位数码，就应具备几个触发器，此

14、外，寄存器还应具有由门电路构成的控制电路，以保证信号的接器，此外，寄存器还应具有由门电路构成的控制电路，以保证信号的接收和清除。收和清除。 移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作用下，能够把寄存器中的数依次向右或向左移。它是一个同步时序冲作用下，能够把寄存器中的数依次向右或向左移。它是一个同步时序逻辑电路。逻辑电路。一、寄存器：一、寄存器：1DC1Q0Q0D0CP1DC1Q1Q1D11DC1Q3Q3D31DC1Q2Q2D2维持阻塞结构的单拍工维持阻塞结构的单拍工作方式寄存器作方式寄存器,其接收数其接收数码

15、时所有数码都是同时码时所有数码都是同时读入的读入的,称此种输入、输称此种输入、输出方式为并行输入，并出方式为并行输入，并行输出方式。行输出方式。第六章第六章时序逻辑电路时序逻辑电路 常用的时序电路分析（常用的时序电路分析（寄存器）寄存器）第六章时序逻辑的电路12CC4046是三态输出的是三态输出的4位寄存器，能寄存位寄存器，能寄存4位二值代码。位二值代码。LDA+LDB=1时时,电路处电路处于装入数据的工作状态于装入数据的工作状态。LDA+LDB=0时时,电路处电路处于保持状态。于保持状态。ENA=ENB=0时，电路时，电路正常工作正常工作ENA+ENB=1时，电路时，电路输出高阻态输出高阻态

16、第六章第六章时序逻辑电路时序逻辑电路 常用的时序电路分析常用的时序电路分析（寄存器）（寄存器）第六章时序逻辑的电路13二、移位寄存器二、移位寄存器1）从）从CP上升沿开始到输出新状态的建立需要经过上升沿开始到输出新状态的建立需要经过一段传输延迟时间，故当一段传输延迟时间，故当CP上升沿同时作用于上升沿同时作用于所有触发器时，它们输入端的状态都未改变。所有触发器时，它们输入端的状态都未改变。2）F1按按Q0原来的状态翻转，原来的状态翻转， F2按按Q1原来的状态翻原来的状态翻转，转， F3按按Q2原来的状态翻转，同时，输入端的原来的状态翻转，同时，输入端的代码存入代码存入F0，总的效果是寄存器的

17、代码依次右，总的效果是寄存器的代码依次右移一位。例如在四个移一位。例如在四个CP周期内输入代码依次为周期内输入代码依次为1011，移位情况如状态表。，移位情况如状态表。DI1DFF0C11DFF0C11DFF0C11DFF0C1CP串行串行输入输入移位移位脉冲脉冲串行串行输出输出DOQ0Q1Q2Q3 并并 行行 输输 出出第六章第六章时序逻辑电路时序逻辑电路 常用的时序电路分析（常用的时序电路分析（移位寄存器）移位寄存器）第六章时序逻辑的电路14可见，经过可见，经过4个个CP信号后，串行输入的四位信号后，串行输入的四位代码全部移入了移位寄存器，并在四个输出代码全部移入了移位寄存器，并在四个输出

18、端得到并行输出代码。利用移位寄存器可实端得到并行输出代码。利用移位寄存器可实现代码的串行现代码的串行并行转换。若再加并行转换。若再加4个个CP信信号，寄存器中的四位代码还可以从串行端依号，寄存器中的四位代码还可以从串行端依次输出。次输出。用用JK触发器构成的移位寄存器触发器构成的移位寄存器tCP0tQ01tQ11tQ2tQ3tVI1DI1JFF0C11JFF0C11JFF0C11JFF0C1CP串行串行输入输入移位移位脉冲脉冲串行串行输出输出DOQ0Q1Q2Q3 并并 行行 输输 出出1K11K1K1K第六章时序逻辑的电路15InInInInInnnDQDQDQDQDQKQJQ1第六章时序逻辑

19、的电路16为便于扩展逻辑功能和增加使用的灵活性，在定型生产的移位寄存器集成电路上为便于扩展逻辑功能和增加使用的灵活性，在定型生产的移位寄存器集成电路上有的又附加了左、右移控制、数据并行输入、保持、异步置零（复位）等功能。有的又附加了左、右移控制、数据并行输入、保持、异步置零（复位）等功能。如如74LS194A是一个是一个4位双向移位寄存器位双向移位寄存器。 第六章时序逻辑的电路17双向移位寄存器双向移位寄存器74LS194A的功能表的功能表:RDS1S0工作状态0XX置零100保持101右移110左移111并行输入用两片用两片74LS194A接成接成8位双向移位寄存器位双向移位寄存器:DIRD

20、0D1D2D3DIL74LS194Q0Q1Q2Q3S1S0CPRDDIRD0D1D2D3DIL74LS194Q0Q1Q2Q3S1S0CPRDS1S0 右移右移串行输入串行输入 左移左移串行输入串行输入CPRD第六章时序逻辑的电路186.3.2 计数器计数器 计数器的作用计数器的作用: 用于对时钟脉冲计数，还可用于定时，分频，产生节拍脉冲用于对时钟脉冲计数，还可用于定时，分频，产生节拍脉冲，进行数字运算等。，进行数字运算等。 1. 按计数器中的触发器是否同时翻转分类，可把计数器分为同步和异步两类按计数器中的触发器是否同时翻转分类，可把计数器分为同步和异步两类。在同步计数器中，当时钟脉冲输入时触发

21、器的翻转是同时发生的。而在。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转有先有后，不同时翻转。异步计数器中，触发器的翻转有先有后，不同时翻转。3. 按计数容量（即计数模）分类：有十进制计数器，十二进制计数器，六按计数容量（即计数模）分类：有十进制计数器，十二进制计数器，六十进制计数器等等。十进制计数器等等。2 . 按计数过程中计数器中的数字增减分类按计数过程中计数器中的数字增减分类：加法计数器：加法计数器：减法计数器：做依次递减计数减法计数器：做依次递减计数可逆计数器：计数过程可增可减可逆计数器：计数过程可增可减随计数脉冲的输入而做依次递增计随计数脉

22、冲的输入而做依次递增计数数第六章第六章时序逻辑电路时序逻辑电路 常用的时序电路分析常用的时序电路分析（计数器）（计数器）第六章时序逻辑的电路196.3.2.1 同步计数器：同步计数器：1.同步二进制计数器同步二进制计数器1J1KC1Q0T0=1FF01J1KC1Q1T1FF1CP1J1KC1Q2T2FF21J1KC1Q3T3FF3&G12G2&C计计数数脉脉冲冲用用T触发器构成的同步二进制加法计数器触发器构成的同步二进制加法计数器 在一个多位二进制数的末位上加时，在一个多位二进制数的末位上加时，若其中第若其中第 i 位（即任何一位）以下各位皆为位（即任何一位）以下各位皆为时，则

23、第时，则第 i 位应改变状态（由位应改变状态（由0变成变成1，由，由1变成变成0）。而最低位的状态在每次加）。而最低位的状态在每次加1时都要时都要改变。改变。 同步计数器既可用同步计数器既可用T触发器构成，也可触发器构成，也可以用以用T 触发器构成。触发器构成。 用用T触发器构成计数器时，应使：触发器构成计数器时，应使： T0=1 T1=Q0 T2=Q0Q1 T3= Q0Q1Q2即使：即使：) 1, 1 , 0(10niQTijjia). 同步二进制加法计数器：同步二进制加法计数器：第六章第六章时序逻辑电路时序逻辑电路 常用的时序电路分析常用的时序电路分析（同步计数器）（同步计数器）第六章时序

24、逻辑的电路20状态转换表状态转换表Q3Q2Q1Q00 00 00 00 00 00 00 01 10 00 00 01 11 10 02 20 00 01 10 02 20 03 30 00 01 11 13 30 04 40 01 10 00 04 40 05 50 01 10 01 15 50 06 60 01 11 10 06 60 07 70 01 11 11 17 70 08 81 10 00 00 08 80 09 91 10 00 01 19 90 010101 10 01 10 010100 011111 10 01 11 111110 012121 11 10 00 0121

25、20 013131 11 10 01 113130 014141 11 11 10 014140 015151 11 11 11 115151 116160 00 00 00 00 00 0计数顺序计数顺序电路状态电路状态等效十进制数等效十进制数 进位输出进位输出C第六章时序逻辑的电路210010/0/0/0/0/0/0/100110001000001000101011001111000/0/01010/0/0/0/0100110111100/0111111101101/0/0Q3Q2Q1Q0/C电路的状态转换图电路的状态转换图 Q0n+1 = Q0 Q1n+1 = Q0Q1+ Q0Q1 Q2

26、n+1 = Q0Q1Q2+ Q0Q1Q2 Q3n+1 = Q0Q1Q2Q3 + Q0Q1Q2Q3每输入每输入16个计数脉冲计数器个计数脉冲计数器工作一个循环，并在输出端工作一个循环，并在输出端C产生一个进位输出信号，产生一个进位输出信号，所以又把这个电路叫十六进所以又把这个电路叫十六进制计数器。制计数器。电路的状态方程：电路的状态方程：第六章时序逻辑的电路22电路的时序图电路的时序图由时序图上可以看由时序图上可以看出，若计数输入脉出，若计数输入脉冲的频率为冲的频率为f0，则，则Q0、 Q1、 Q2、 和和Q3端输出脉冲的频端输出脉冲的频率将依次为率将依次为f0/2、 f0/4、 f0/8、和、

27、和f0/16。针对计数器的这。针对计数器的这种分频功能，也把种分频功能，也把它叫做分频器。它叫做分频器。 C P t Q0 t Q1 t Q2 t Q3 t C t 第六章时序逻辑的电路234位同步二进制计数器位同步二进制计数器74161的逻辑图的逻辑图74161为中规模集成的为中规模集成的4位同步二进制计数器位同步二进制计数器具有二进制加法计数具有二进制加法计数功能之外功能之外,还具有预置还具有预置数、保持和异步置零数、保持和异步置零等附加功能。异步置等附加功能。异步置零即只要零即只要RD出现低电出现低电平，触发器立即被置平，触发器立即被置零，不受零，不受CP的控制。的控制。第六章时序逻辑的

28、电路2474161的功能表如下的功能表如下:CPRDLDEPET工作状态X0XXX置零10XX预置数X1101保持X11X0保持(但C =0 )1111计数还可用还可用T 触发器构成同步二进制计数器：触发器构成同步二进制计数器：需使每次计数脉冲到达时只能加到该翻转的那些触发器的需使每次计数脉冲到达时只能加到该翻转的那些触发器的CP输入端输入端上，而不能加给那些不该翻转的触发器上，而不能加给那些不该翻转的触发器使得：使得： CP0=CP CP1=CP Q0 CP2=CP Q0Q1 CP3=CP Q0Q1Q2即使即使:10) 1, 2 , 1(ijjiniQCPCP第六章时序逻辑的电路25用用T

29、触发器构成的同步十六进制加法计数器触发器构成的同步十六进制加法计数器CC4520b). 同步二进制减法计数器：同步二进制减法计数器：在在n位二进制减法计数器中，只有当第位二进制减法计数器中，只有当第 i 位以下各位触发器同时为位以下各位触发器同时为0时，再减时，再减1才能使第才能使第 i 位触发器翻转。因此可得：位触发器翻转。因此可得：) 1, 2 , 1(100121niQQQQQTijjiii) 1, 2 , 1(10niQCPCPijji用用T触发器组成：触发器组成：用用T 触发器组成：触发器组成：第六章时序逻辑的电路26用用T触发器接成的同步触发器接成的同步二进制减法计数器二进制减法计

30、数器Q3Q2Q1Q00 00 00 00 00 00 01 11 11 11 11 11 115150 02 21 11 11 10 014140 03 31 11 10 01 113130 04 41 11 10 00 012120 05 51 10 01 11 111110 06 61 10 01 10 010100 07 71 10 00 01 19 90 08 81 10 00 00 08 80 09 90 01 11 11 17 70 010100 01 11 10 06 60 011110 01 10 01 15 50 012120 01 10 00 04 40 013130 00

31、 01 11 13 30 014140 00 01 10 02 20 015150 00 00 01 11 10 016160 00 00 00 00 01 1计数顺序计数顺序电路状态电路状态等效十进制数等效十进制数 借位输出借位输出B同步二进制减法计数器同步二进制减法计数器的状态转换真值表的状态转换真值表第六章时序逻辑的电路27单时钟同步十六进制单时钟同步十六进制加加/减计数器减计数器74LS191有些应用场合要求计有些应用场合要求计数器既能进行递增计数器既能进行递增计数又能进行递减计数数又能进行递减计数，这就需要做成加，这就需要做成加/减减计数器。计数器。74191还具有异步预还具有异步预

32、置数功能。置数功能。电路只有一个时钟信电路只有一个时钟信号输入端，电路的加号输入端，电路的加、减由、减由U/D的电平决的电平决定，所以称这种电路定，所以称这种电路结构为单时钟结构。结构为单时钟结构。第六章时序逻辑的电路2874191的功能表的功能表CPSLD U/D工作状态X11X保持XX0X预置数010加法计数011减法计数74191的时序图：CP0是串行时钟输出是串行时钟输出端。当端。当C/B=1的情况的情况下，在下一个下，在下一个CPI上上升沿到达前升沿到达前CPO端有端有一个负脉冲输出一个负脉冲输出第六章时序逻辑的电路29双时钟同步十六进制双时钟同步十六进制加加/减计数器减计数器74L

33、S193加法计数脉冲和减加法计数脉冲和减法计数脉冲来自两法计数脉冲来自两个不同的脉冲源。个不同的脉冲源。当当CPU端有计数脉冲端有计数脉冲输入时，计数器做输入时，计数器做加法计数；当加法计数；当CPD有有计数脉冲输入时，计数脉冲输入时，计数器做减法计数计数器做减法计数。加到。加到CPU和和CPD上上的计数脉冲在时间的计数脉冲在时间上应该错开。上应该错开。74193也具有异步置也具有异步置零和预置数功能。零和预置数功能。第六章时序逻辑的电路302. 同步十进制计数器同步十进制计数器a)同步十进制加法计数器同步十进制加法计数器T0=1T1=Q0Q3T2=Q0Q1T3=Q0Q1Q2+Q0Q3Q0n+

34、1=Q0Q1n+1=Q0Q3Q1+Q0Q3Q1Q2n+1=Q0Q1Q2+Q0Q1Q2Q3n+1=(Q0Q1Q2+Q0Q3)+ (Q0Q1Q2+Q0Q3)Q3状态方程：状态方程：驱动方程：驱动方程：由由T触发器构成，在二进制加法计数器基础触发器构成，在二进制加法计数器基础上改造得到上改造得到第六章时序逻辑的电路31Q3Q2Q1Q00 00 00 00 00 00 00 01 10 00 00 01 11 10 02 20 00 01 10 02 20 03 30 00 01 11 13 30 04 40 01 10 00 04 40 05 50 01 10 01 15 50 06 60 01 1

35、1 10 06 60 07 70 01 11 11 17 70 08 81 10 00 00 08 80 09 91 10 00 01 19 91 110100 00 00 00 00 00 00 01 10 01 10 010100 01 11 10 01 11 111111 12 20 01 11 10 06 60 00 01 11 10 00 012120 01 11 11 10 01 113131 12 20 01 10 00 04 40 001110140111111512001020计数顺序计数顺序电路状态电路状态等效十进制数等效十进制数 进位输出进位输出C状态转换表：状态转换表：

36、第六章时序逻辑的电路32 0010 0011 0001 0000 0100 0101 0110 0111 1000 1010 1001 1011 1100 1111 1110 1101 Q3Q2Q1Q0 电路的状态转换图电路的状态转换图第六章时序逻辑的电路33同步十进制加法计数器同步十进制加法计数器74LS160的逻辑图的逻辑图74160的功能表与的功能表与74161的功能表相的功能表相同同第六章时序逻辑的电路34b)同步十进制减法计数器同步十进制减法计数器从同步二进制减法计数器基础从同步二进制减法计数器基础上演变而来主要在于实现如上演变而来主要在于实现如何使何使0000状态减状态减1后跳变为

37、后跳变为1001状态状态其驱动方程和状态方程如下：其驱动方程和状态方程如下：T0=1T1=Q0 (Q1Q2Q3)T2=Q0Q1(Q1Q2Q3)T3=Q0Q1Q2Q0n+1=Q0Q1n+1=Q0 (Q2+Q3) Q1+Q0 Q1Q2n+1=(Q0Q1Q3)Q2+(Q0+Q1) Q2Q3n+1=(Q0Q1Q2)Q3+ (Q0+Q1+Q2)Q3第六章时序逻辑的电路35Q3Q2Q1Q00 00 00 00 00 00 00 01 11 10 00 01 11 10 02 21 10 00 00 02 20 03 30 01 11 11 13 30 04 40 01 11 10 04 40 05 50

38、01 10 01 15 50 06 60 01 10 00 06 60 07 70 00 01 11 17 70 08 80 00 01 10 08 80 09 90 00 00 01 19 91 110100 00 00 00 00 00 00 01 11 11 11 115150 01 11 11 11 10 014140 02 21 11 10 01 113130 03 31 11 10 00 012120 04 41 10 01 11 111110 05 51 10 01 10 010100 06100190计数顺序计数顺序电路状态电路状态等效十进制数等效十进制数 进位输出进位输出B状

39、态转换表：状态转换表：第六章时序逻辑的电路36单时钟同步十进制可逆计数器单时钟同步十进制可逆计数器74LS190的逻辑图的逻辑图当加减控制信号当加减控制信号U/D=0时做加法计数；时做加法计数；当当U/D=1时做减法计数时做减法计数第六章时序逻辑的电路376.3.2.2 异步计数器：异步计数器：1异步二进制计数器：采用从低位到高位逐位进位的方式工作。异步二进制计数器：采用从低位到高位逐位进位的方式工作。11JFF0C11JFF1C11JFF2C1CP0Q0Q1Q21K1K1K由由T 触发器构触发器构成，只需将低成，只需将低位触发器的位触发器的Q端接至高位触端接至高位触发器的时钟输发器的时钟输入

40、端就行了。入端就行了。由时序图可见，触由时序图可见，触发器输出端状态的发器输出端状态的建立要比建立要比CP下降沿下降沿滞后一个传输延迟滞后一个传输延迟时间。时间。第六章时序逻辑的电路38用上升沿触发的用上升沿触发的T 触发器同样可以组成异步二进制加法计数器，但触发器同样可以组成异步二进制加法计数器，但每一级触发器的进位脉冲应改由每一级触发器的进位脉冲应改由Q端输出。端输出。由由T 触发器组成的异步二进制减法计数器触发器组成的异步二进制减法计数器11JFF0C11JFF1C11JFF2C1CP0Q0Q1Q21K1K1K异步二进制加法和减法计数器都是将低位触发器的一个输出端接到异步二进制加法和减法

41、计数器都是将低位触发器的一个输出端接到高位触发器的时钟输入端而构成。采用下降沿动作的高位触发器的时钟输入端而构成。采用下降沿动作的T 触发器时，触发器时，加法计数器以加法计数器以Q端为输出端，减法计数器以端为输出端，减法计数器以Q端为输出端。而在采端为输出端。而在采用上升沿动作的用上升沿动作的T 触发器时，情况正好相反，加法计数器以触发器时，情况正好相反，加法计数器以Q端为端为输出端，减法计数器以输出端，减法计数器以Q端为输出端。端为输出端。第六章时序逻辑的电路39第六章时序逻辑的电路40一、设计原则与步骤：一、设计原则与步骤：根据给出的具体逻辑问题，设计时序电路图来完成这一逻辑功能根据给出的

42、具体逻辑问题，设计时序电路图来完成这一逻辑功能。要求电路最简。最简标准：触发器和门电路数目最少，其输入端。要求电路最简。最简标准：触发器和门电路数目最少，其输入端最少。最少。步骤：步骤：一、逻辑抽象，得出状态转换图（表）一、逻辑抽象，得出状态转换图（表）分析因果关系，确定输入变量，输出变量分析因果关系，确定输入变量，输出变量确定电路的状态数确定电路的状态数定义逻辑状态含意，将电路状态之间的转换关系找出来定义逻辑状态含意，将电路状态之间的转换关系找出来二、状态化简：在状态转换图中有两个以上状态，它们输入相同，二、状态化简：在状态转换图中有两个以上状态，它们输入相同，输出相同。转换到的次态也相同，

43、则可称它们为等价状态。多个等输出相同。转换到的次态也相同，则可称它们为等价状态。多个等价状态可合并为一个状态。状态化简的目标是建立最小的状态转换价状态可合并为一个状态。状态化简的目标是建立最小的状态转换图。图。第六章第六章时序逻辑电路时序逻辑电路 时序逻辑电路的设计方法时序逻辑电路的设计方法第六章时序逻辑的电路41三、状态分配：确定触发器的数目三、状态分配：确定触发器的数目n，取，取2n-1N 2n，N为状态转换为状态转换图中的有效状态，给电路的每个状态分配一个二进制代码，又称状图中的有效状态，给电路的每个状态分配一个二进制代码，又称状态编码，编码方案以组合电路是否最简为标准。态编码，编码方案

44、以组合电路是否最简为标准。四、选定触发器类型，求出输出方程，状态方程和驱动方程。四、选定触发器类型，求出输出方程，状态方程和驱动方程。五、根据求出的输出方程和驱动方程画出逻辑电路图。五、根据求出的输出方程和驱动方程画出逻辑电路图。六、检查设计的逻辑电路是否具有自启动能力。若不能自启动应采六、检查设计的逻辑电路是否具有自启动能力。若不能自启动应采取措施解决。取措施解决。例例.设计一个带进位输出端的十三进制计数器设计一个带进位输出端的十三进制计数器解：分析：计数器无输入逻辑信号，只有进位输出信号，属于摩尔解：分析：计数器无输入逻辑信号，只有进位输出信号，属于摩尔型电路。型电路。C进位信号，进位信号

45、，C1为有进位输出，为有进位输出，C0为无进位输出为无进位输出十三进制计数器应有十三进制计数器应有13个状态：个状态：S2S3S1S4S5S6S7S9S0S8S11S10S12/0/0/0/0/0/0/0/0/0/0/0/0/1第六章时序逻辑的电路42由于由于23N24 , 所以取所以取n=4, 用用4个触发器个触发器取取0000 1100 为为 S0 S12 的编码的编码Q3Q2Q1Q0S00 00 00 00 00 00 0S10 00 00 01 10 01 1S20 00 01 10 00 02 2S30 00 01 11 10 03 3S40 01 10 00 00 04 4S50

46、01 10 01 10 05 5S60 01 11 10 00 06 6S70 01 11 11 10 07 7S81 10 00 00 00 08 8S91 10 00 01 10 09 9S101 10 01 10 00 01010S111 10 01 11 10 01111S121 11 10 00 01 11212状态顺序状态顺序状态编码状态编码进位输出进位输出C 等效十进制数等效十进制数第六章时序逻辑的电路43画出表示次态逻辑函数和进位输出函数的卡诺图画出表示次态逻辑函数和进位输出函数的卡诺图:Q1Q0Q3Q20001/00010/00100/00011/00101/00110/01

47、000/00111/00000/1 XXXX/X XXXX/X XXXX/X1001/01010/01100/01011/00001111000011011可分解为可分解为5个卡诺图个卡诺图 , 经化简得经化简得: Q3n+1=Q2Q1Q0 + Q3Q2 Q2n+1=Q2Q1Q0 + Q3Q2Q1 + Q3Q2Q0 Q1n+1=Q1Q0 + Q1Q0 Q0n+1=Q3Q0 + Q3Q2Q0 C = Q3Q2第六章时序逻辑的电路44若选用若选用JK触发器触发器,则将状态方程转换为则将状态方程转换为 Qn+1=JQn+KQn 标准形式标准形式.Q3n+1=(Q2Q1Q0+Q2 )Q3+( Q2Q1

48、Q0)Q3Q2n+1=(Q3Q1+Q3Q0)Q2 + Q2Q1Q0Q1n+1=Q1Q0 + Q1Q0Q0n+1=(Q3 + Q3Q2 )Q0C=Q3Q2得得:J3=Q2Q1Q0，K3=Q2J2=Q1Q0，K2=Q3Q1Q0J1=Q0，K1=Q0J0=Q3Q2，K0=1JKF0C1JKF1C1JKF2C1JKF3C11CP&1C第六章时序逻辑的电路45例例2：设计一个串行数据检测器，要求：连续输入三个或三个以上：设计一个串行数据检测器，要求：连续输入三个或三个以上的的1时输出为时输出为1，其它输入情况下输出为，其它输入情况下输出为0 为验证电路的逻辑功能是否正确为验证电路的逻辑功能是否正

49、确,可将可将0000作为初始状态代入状态作为初始状态代入状态方程依次计算方程依次计算,所得结果应与以上所列的状态转换表相同。所得结果应与以上所列的状态转换表相同。 最后应检查电路的自启动。将最后应检查电路的自启动。将3个无效状态个无效状态1101、1110和和1111分别分别代入状态方程计算，所得次态分别为代入状态方程计算，所得次态分别为0010、0010和和0000，故电路能，故电路能自启动。自启动。解：分析解：分析:电路应至少有电路应至少有4个不同状态个不同状态,即即 S0 没输入没输入1之前状态之前状态 S1 输入输入1个个1后的状态后的状态 S2 输入输入2个个1后的状态后的状态 S3

50、 输入输入3个个1或或3个以上个以上1后的状态后的状态S0S1S3S20/01/00/01/01/11/11/00/0sn+1/YSnS0/0S1/0S0/0S2/0S0/0S3/0S0/1S3/101S0S1S2S3X第六章时序逻辑的电路46可看出，可看出，S2与与S3两个状态两个状态在同样的输入条件下它们在同样的输入条件下它们转换到同样的次态，且转转换到同样的次态，且转换后得到同样的输出。所换后得到同样的输出。所以，以，S2与与S3为等价状态，为等价状态，可合并为一个状态，得出可合并为一个状态，得出最简状态转换图。最简状态转换图。S0S1S20/01/00/01/01/10/0状态数状态数

51、 N=3 2n-1N 2n所以，所以，n=2触发器位数为触发器位数为2对状态进行编码：可使对状态进行编码：可使S0=00，S1=01，S2=10电路次态和输出卡诺图：电路次态和输出卡诺图：Q1Q0X00/000/0XX/X00/001/010/0XX/X10/10100011110格内填写的内容为格内填写的内容为Q1n+1Q0n+1/Y化简后得：化简后得： Q1n+1=XQ0n + XQ1n Q0n+1=XQ1Q0 Y=XQ1采用下降沿采用下降沿JK触发器构触发器构成电路，驱动方程为：成电路，驱动方程为：J0=XQ1，K0=1J1=XQ0，K1=XQ0+X=X第六章时序逻辑的电路47画出电路的

52、逻辑图：画出电路的逻辑图：JKF1C1JKF1C1&1&1XYCPQ0Q1进行自启动检查：若电路初始进行自启动检查：若电路初始为为11状态状态 X=0 Q1n+1=0 即为即为00状态状态 Q0n+1=0 Y为为0X=1 Q1n+1=1 即为即为10状态状态 Q0n+1=0 Y为为10001100/01/00/01/01/10/0110/11/1电路的完整状态转换图：电路的完整状态转换图：第六章时序逻辑的电路48ABQ1Q000/0001/00XX/XX10/0001/0010/00XX/XX00/10XX/XX XX/XX XX/XX XX/XX10/0000/10XX/XX00/110001101100011110例例3.设计一个自动售饮料机的逻辑电路：它的投币口每次只能投入设计一个自动售饮料机的逻辑电路：它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。五角的硬币。解：解：1.分析：取投入硬币的状态为输入逻辑变量，投入一枚五角硬分析：取投入硬币的状态为输入逻辑变量，投入一枚五角硬币用币