电子电路EWB仿真技术

1、第5章 电子电路EWB仿真技术 5.1 静态工作点稳定电路静态工作点稳定电路 5.2 文氏电桥正弦波发生器文氏电桥正弦波发生器 5.3 带阻滤波器带阻滤波器(陷波器陷波器) 5.4 分压分压-自偏压共源极放大电路自偏压共源极放大电路 5.5 多级放大器多级放大器 5.6 负反馈放大器负反馈放大器 5.7 其他模拟仿真电路举例其他模拟仿真电路举例 5.8 四人表决电路的设计四人表决电路的设计 5.9 模模25计数器的设计计数器的设计 5.10 组合逻辑电路的设计组合逻辑电路的设计 5.11 译码器和数据选择器译码器和数据选择器 5.12 综合应用及设计实例综合应用及设计实例 实训02选用015.

2、1 静态工作点的稳定电路静态工作点的稳定电路 1. 电路结构及工作原理电路结构及工作原理 图5.1-1给出了最常用的静态工作点稳定电路。不难发现，此电路与固定偏置的单管共射放大电路的差别在于，三极管的发射极接有电阻Re。另外，直流电源经电阻Rb1、Rb2分压后接到三极管的基极，所以通常将此电路称为分压式工作点稳定电路。 图5.1-1 静态工作点稳定电路原理图 在图5.1-1所示的电路中，三极管的静态基极电位UBQ经电阻分压后得到，故可认为其不受温度变化的影响，基本上是稳定的。当集电极电流ICQ随温度的升高而增大时，发射极电流IEQ也将相应地增大，此IEQ使发射极电位UEQ升高，则三极管的发射结

3、电压UBEQ=UBQ-UEQ将降低，从而使静态基极电流IBQ减小，于是ICQ也随之减小，结果使静态工作点基本保持稳定。 可见，本电路是通过发射极电流的负反馈作用牵制集电极电流的变化，从而使静态工作点Q保持稳定的，所以图5.1-1所示的电路也称为电流负反馈式工作点稳定电路。 显然，Re愈大，同样的IEQ变化量所产生的UEQ变化量也愈大，则电路的温度稳定性愈好。但是，Re增大以后，UEQ值也随之增大，此时为了得到同样的输出电压幅度，必须增大Vcc值。 另外，如果仅接入发射极电阻Re，则电压放大倍数将大大降低。在本电路中，在Re两端并联一个大电容Ce，若Ce足够大，则Ce两端的交流压降可以忽略，此时

4、，Re和Ce的接入对电压放大倍数基本没有影响。Ce称为旁路电容。 为了保证UBQ基本稳定，要求流过分压电阻的电流IR比IBQ大得多，为此希望电阻Rb1、Rb2 小一些。但Rb1、Rb2减小时，电阻上消耗的功率将增大，而且放大电路的输入电阻将降低。在实际工作中，通常选用适中的Rb1、Rb2值，一般取IR=(510)IBQ。且UBQ=(510)UBEQ。 2. 静态分析与动态分析静态分析与动态分析 图5.1-2 分压式工作点稳定放大电路 其静态工作点的估算为 mA 3.2 17.03ReUUIV 3125.75.25.2VccRRRUBEQBQEQ1b2b1bBQAmAIVRRIVccUmAIIB

5、QecCQCEQEQCQ 77 303 . 2I 1 . 5)( 3 . 2CQ 若换上=60的三极管，只是IBQ的值发生了变化。计算结果表明，当值由30增加到60时，分压式工作点稳定电路中Q点的位置基本保持不变，这正是此种放大电路的优点。 3. 分压式工作点稳定电路的分压式工作点稳定电路的EWB仿真过程仿真过程 按图5.1-3连接好电路，运用“Simulate/Analysis”菜单中的“DC Operating Point”功能选项分析直流工作点，结果如图5.1-4所示，UCEQ=5.9V(节点$2的电压减去节点$4的电压)，UBQ=2.8 V(节点$3的电压)，与理论分析的数值相符。 图

6、5.1-3 仿真电路图 图5.1-4 静态工作点仿真结果 图5.1-5 温度设置 图5.1-6 温度扫描变化曲线 图5.1-7 输出电压的波形 图5.1-8 设置放大倍数 图5.1-9 =60的静态工作点 5.2 文氏电桥正弦波发生器文氏电桥正弦波发生器 图5.2-1 文氏电桥正弦波发生器的原理图 1. 电路结构及工作原理电路结构及工作原理 图中，具有选频特性的串、并联网络构成了正反馈支路。负反馈支路中的电位器R4是用来调节负反馈深度以保证起振条件和改善波形的。根据起振条件，反馈系数F应满足 则RF=2Rf (RF是指节点1与节点5之间的阻值)。由于实际运放的开环增益是有限值，因此RF必须略大

7、于Rf的两倍。 同样，考虑到实际运放输入电阻Ri(这里是同相端的)和输出电阻Ro的影响，正弦波的频率为 21210)/()(21CCrRrRfio31fFFRRRF 当取C1=C2=C，R1=R2=R，且满足ri Rro时，f0=1/(2RC)。 通常，电路元件值的确定，可按下列步骤进行： (1) 根据所需要的振荡频率f0计算RC值。 (2) 由riRro，选取合适的R，然后再确定C。 (3) 为了减小偏置电流的影响，应尽量使RF/Rf=R，同时由反馈系数的要求，即可确定RF和Rf的大小。 (4) 当需要频率较高时，选用增益带乘积较高的集成运放。 该电路中采用了匹配对接的两只二极管作为稳幅电路

8、，其上并联R0可适当削弱二极管的非线性影响，改善波形失真。 2. 正弦波发生器的分析正弦波发生器的分析 根据上述电路原理的描述，欲产生频率为1.6kHz的正弦波信号，由 s 1012160012f1RC40 先确定R1=R2=R=10 k，从而得C1=C2=C=0.01F。电路中其他各元件的参数如图5.2-2所示。 图5.2-2 1.6 kHz正弦波发生器 调节R5，使RF的值略大于Rf的两倍，并用示波器观察输出波形，使输出为不失真的正弦波。 若在R1、R2上并联同值电阻R，R=5k，则正弦波频率f0变为3.2 kHz。 图5.2-3 仿真电路 3. 正弦波发生器的正弦波发生器的EWB仿真过程

9、仿真过程 图5.2-4 正弦波波形图 5.3 带阻滤波器带阻滤波器(陷波器陷波器) 1. 电路结构及工作原理电路结构及工作原理 将低通滤波器和高通滤波器并联在一起，可以形成带阻滤波电路，其典型电路如图5.3-1所示。输入信号经过一个由RC元件组成的双T型选频网络后，送至集成运放的同相输入端。当输入信号频率比较高时，由于电容的容抗很小，可认为短路，因此高频信号可从上面两个电容和一个电阻构成的支路通过。而当频率较低时，因容抗很大，可将电容视为开路，故低频信号可从下面两个电阻和一个电容构成的支路通过。只有频率处于低频和高频中间某一范围的信号将被阻断。所以双T网络具有“带阻”的特性。 图5.3-1 带

10、阻滤波器的原理图 设双T网络中电阻、电容元件参数值之间的关系为：上面支路中两个电容C1、C2的容值相等，均为C，二者之间的电阻R3的阻值为R/2；而下面支路中两个电阻R1、R2的阻值均为R，二者之间的电容C3的容值为2C。通过分析可得到此带阻滤波器的电压放大倍数为 up0up2020uAff)A2(2 j)ff(1)ff(1A式中， ，。 RC21f04FupRR1A 由式可看出，当f=f0时，|Au|=0；当f=0或f时，|Au|均趋近于Aup，可见电路具有“带阻”的特性。以上f0和Au分别称为带阻滤波器的中心频率和通带电压放大倍数。此外，可求得带阻滤波器的阻带宽度为 令 )A2(21BfQ

11、f )A2(2ffBup00up12当Aup=2时，Q将趋于无穷大，表示电路将产生自激振荡。为了避免发生此种情况，根据Aup的表达式可知，选择电路元件参数时应使RF UT ， uDS uGSUT 其中，UT为N沟道增强型MOS场效应管的开启电压，UGS为栅源电压。 2. 静态分析与动态分析 根据图的输入回路可列出以下方程： sDQ211GSQRIVDDRRRU式中，UGSQ为静态栅源电压，IDQ为静态漏极电流。又已知N沟道增强型MOS管的漏极电流ID与栅源电压UGS之间近似满足以下关系： 2TGS0DD) 1UU(II(当UGSUT时) 式中，ID0为UGS=2UT时的ID值。 将式(5.4-

12、1)和式(5.4-2)联立求解，即可得到UGSQ和IDQ。然后根据图5.4-2的输出回路可求得UDSQ=VDDIDQ(Rd+Rs)其中，UDSQ为静态漏、源极电压。 图5.4-2 场效应管前置放大器 假设图中所示的隔直电容C1、C2 和旁路电容Cs均足够大，则可得出电压放大倍数、输入及输出电阻分别为 do21giLdmdmiouRR)R/R(RR)R/R(gRguuA 例如，一高输入阻抗的场效应管前置放大器各元件参数如图5.4-2所示，可估算出其静态工作点如下： V I5 . 26)I5 . 215300200200(RIVDDRRRUDQDQsDQ211GSQ2GSQ2TGS0DD) 12U

13、(9 . 1) 1UU(II解得UGSQ=3.5 V，IDQ=1 mA，进而得： k 5RRM 1 .10)R/R(RR45. 3)R/R(gRguuAV 5 . 7)RR(IVDDUdo21giLdmdmiousdDQDSQ式中，UDSQ为静态漏、源极电压；Ri，Ro分别为输入、输出电阻。 3. 分压自偏压共源极放大电路的分压自偏压共源极放大电路的EWB仿真过程仿真过程 图5.4-3 NMOS管放大电路的仿真 图5.4-4 静态工作点仿真 图5.4-5 温度扫描曲线图 图5.4-6 波特图 图5.4-7 输出波形 5.5 多级放大器多级放大器 1电路结构及工作原理电路结构及工作原理 图5.5

14、-1 多级放大器 c11212o1o1Rrr uu (1) 放大器的输入电阻和输出电阻在多级放大器中的相互连结。当信号源把信号施加到放大器的输入端时，放大器的输入电阻就相当于信号源的负载电阻。对于多级放大器中任意两级的电路，后级的输入电阻构成了前级的负载电阻。 在多级放大器中，前级的输出对后级来说相当于信号源，因此，前级的输出电阻便构成后级的信号源内阻。信号源电压是负载开路(即断开后级)时的输出电压，用表示。后级接上后，输出电压uo1与 的关系为 1ou(2) 两级放大器中频区域放大倍数的计算式为 2u1u1ooi1oiouAAu/uu/uuuA式中： be2b22b21c1L1be1L11u

15、1/r/R/RRRrRALc2Lbe2L2u2/RRRrRA (3) 由于放大电路中存在着耦合电容、旁路电容、晶体管的结电容等，所有电容的容抗都随信号频率的变化而变化，而容抗的大小直接影响到电路中电流、电压的大小及相位，因此，同一放大器对不同频率的输入信号，不仅放大倍数不一样，而且输出、输入电压间的相位关系也不相同。这种放大器的增益与频率的关系称为幅频特性；而输出、输入电压间的相位差与频率的关系称为相频特性。这二者统称为放大器的频率特性，又称频率响应。 表示放大器频率特性的一个重要指标是通频带。它被定义为：当仅增加或降低输入信号的频率时，放大器的增益将随之减小，当增益降至中频段增益的 倍时所对

16、应的两个频率，分别称为上限频率fH和下限频率fL，二者之差称为放大器的通频带。 2/1 测量放大器通频带的基本方法是：首先用毫伏表测出放大器在中频段(f=1kHz)时的输出电压，然后保持放大器输入信号的幅值不变，仅改变输入信号的频率，使输出电压降为中频段时输出电压的 倍，这样就可以在低频端和高频端分别找到两个与之相对应的频率fH和fL，由B=fHfL求出放大器的通频带。 2/12. 两级放大电路的两级放大电路的EWB仿真过程仿真过程 图5.5-2 两级放大器的仿真电路 图5.5-3 两级放大的静态工作点 图5.5-4 波特图 图5.5-5 输入信号波形 图5.5-6 uo1信号波形(较大的信号

17、) 图5.5-7 输出信号波形 1电路结构及工作原理 常用的反馈极性的判别方法是瞬时极性法，其关键是正确利用正、负号标出电路各有关点交流电位的瞬时极性，然后根据反馈信号的极性与输入信号的极性来判别正、负反馈。若需标出有关支路的瞬时电流流向，可通过有关点交流电位的瞬时极性来确定。注意：对于共射极电路，集电极和基极的电位极性相反；对于共集电极电路，射极和基极的电位极性相同；对于共基极电路，集电极和发射极的电位极性相同。 由于负反馈对改善放大电路的工作性能起着极为重要的作用，所以在电子电路中得到了广泛的应用。但反馈效果与信号源的内阻RS有密切关系，对于串联反馈，RS越小，反馈效果越显著；而对于并联反

18、馈，RS越大，反馈效果越显著。 5.6 负反馈放大器负反馈放大器 图5.6-1 负反馈放大器 2. 负反馈放大电路的负反馈放大电路的EWB仿真过程仿真过程 图5.6-2 负反馈放大器仿真电路 图5.6-3 有负反馈的输出波形 图5.6-4 无负反馈的输出波形 图5.6-5 有负反馈的波特图 图5.6-6 无负反馈的波特图 5.7 其他模拟仿真电路举例其他模拟仿真电路举例 1差动放大器的仿真电路差动放大器的仿真电路 图5.7-1 差动放大器的仿真电路图 2单相半波整流的仿真电路单相半波整流的仿真电路 图5.7-2 单相半波整流的仿真电路图 图5.7-3 单相半波整流的仿真波形图 3集成运算放大器

19、的线性应用集成运算放大器的线性应用 (1) 集成运算放大器的性能比较接近理想运放的性能，因此，使用中为了简化分析方法，常把实际运放当作理想运放来处理。对于工作在线性区的运放，利用理想运放的参数可以导出 两 条 重 要 的 结 论 ： 运 算 放 大 器 输 入 端 之 间 的 电 压Ui=U+U=0，即为虚短的概念，其中，U+和U分别为同相输入端和反相输入端的电压；运放的输入电流为0。 这两条结论是分析运放线性应用电路的关键，只要抓住这个关键，对电路的定量分析就很容易了。 (2) 运算放大器的基本电路有同相放大和反相放大两种。反相放大电路是将输入信号从反相端输入，反馈信号接到反相端，构成电压并

20、联负反馈电路，如图5.7-4所示。同相放大电路是将输入信号从同相端输入，而反馈信号接在反相端，构成电压串联反馈电路，如图5.7-5所示。 图5.7-4 反相放大仿真电路 图5.7-5 同相放大仿真电路 (3) 加法器电路(这里为反相求和放大电路)如图5.7-6所示。 图5.7-6 反相求和放大电路 (4) 积分电路及仿真波形如图5.7-7所示。 图5.7-7 积分电路及仿真波形图 (5) 微分电路及仿真波形如图5.7-8所示。 图5.7-8 微分电路及仿真波形图 5.8 四人表决电路的设计四人表决电路的设计 1. 四人表决电路的设计方法四人表决电路的设计方法 我们可以通过EWB软件的逻辑转换仪

21、完成整个设计过程。首先，在逻辑转换仪的顶部选择您想用的输入端A、B、C、D。此时真值表区会自动出现输入信号的所有组合，而右边输出列的初始值全部为零。根据设计的要求，改变真值表的输出值1、0或X，可得真值表如图5.8-1所示。按下“真值表简化表达式”按钮，相应的逻辑表达式会出现在逻辑转换仪底部的逻辑表达式栏中。然后，按下“表达式与非电路”按钮 ，可得到由与非门构成的电路。最后，分别在输入端接上转换开关，在输出端接一只指示灯.图5.8-1 由逻辑转换仪获得的真值表 2. 电路的实现及仿真结果电路的实现及仿真结果 图5.8-2 表决器的仿真电路 5.9 模模25计数器的设计计数器的设计 1. 模模2

22、5计数器的设计方法计数器的设计方法 图5.9-1 74LS160的管脚示意图 表5.9-1 74LS160的管脚功能表 CLR LOAD ENP ENT 功 能 说 明 L 异步清零 H L 同步置数 H H H H 计数 H H L H 保持 H H L Q 保持，RCO 为零 因为是2位十进制计数器，所以电路设计中必须用两片74LS160，一片(74LS160A)控制低位，一片(74LS160B)控制高位。计数器的输入设为1 Hz脉冲信号，接到74LS160A的CLK端。高位的计数应由低位的进位决定，因此，高位的74LS160B的CLK端应由74LS160A的RCO端控制，但是由于74LS

23、160的CLK脉冲为上升沿触发，所以级联时低位的进位信号通过一反相器接到高位的CLK端，否则计数器会在低位到8后即进位。因为是模25计数器，即当计数到24后就清零，所以必须在计数到25时分别给两片74LS160的CLR端送去清零信号。由于25的8421码表示为“00100101”，因此应将74LS160B的QB和74LS160A的QA、QC三个管脚通过一与非门接两片74LS160的CLR端。这就是异步清零法。 或者采用同步置数的方法。因为是模25计数器，即当计数到24后就置数，所以必须在计数到24时分别给两片74LS160的LOAD端送去置数信号。由于24的8421码表示为“00100100”

24、，因此应将74LS160B的QB和74LS160A的QC两个管脚通过一与非门接两片74LS160的LOAD端。注意，这时的A、B、C、D端均接地，即为0000。 图5.9-2 采用异步清零方式设计模25计数器 2. 电路的实现及仿真电路的实现及仿真 图5.9-3 采用同步置数方式设计模25计数器 5.10 组合逻辑电路的设计组合逻辑电路的设计 图5.10-1 组合逻辑电路的设计步骤示意框图 实际问题 真值表 逻辑表达式 公式法化简 卡诺图化简 最简表达式 逻辑电路 (1) 设计一个半加器，其逻辑电路图如图5.10-2所示。 图5.10-2 半加器的逻辑电路图 (2) 设计一个数据选择器，其逻辑

25、电路图如图5.10-3所示。其中，D1、D2、D3为数据输入端，A、B为数据选择控制端。A、B的控制功能如下：B=0，A=0：不选通(或禁止)； B=0，A=1：选通D1；B=1，A=0：选通D2；B=1，A=l：选通D3。 图5.10-3 数据选择器的逻辑电路图 (3) 设计智力竞赛抢答电路。A，B，C，D四人参加智力竟赛，在进行抢答时，谁先按下按钮，对应的指示灯亮，后按下按钮的，对应的指示灯不亮。其逻辑电路图如图5.10-4所示。 图5.10-4 智力竞赛抢答器的逻辑电路图 (4) 设计一个优先裁决电路，它可以在游泳比赛中用来自动裁决优先到达者。设输入变量为A1、A2，它们来自设在终点线上

26、的光电检测管。平时，A1、A2为零。当游泳者到达终点线时，通过光电管的作用，使相应的A由0变为1，同时使相应的发光二极管发光，以指示出谁首先到达终点。其逻辑电路图如图5.10-5所示。 图5.10-5 优先裁决器的逻辑电路图 5.11 译码器和数据选择器译码器和数据选择器 1. 二进制译码器二进制译码器 图5.11-1 各种二进制译码器 74LS139的逻辑符号见图5.11-1。图中：1A、1B为代码输入端，1B是高位；1Y01Y3是输出端，低电平有效；G是使能端，用于控制译码器Y0Y3的状态。G=1时，译码器输出全高，G=0时，输出低电平的位置与1B、1A的二进制码的取值相对应。此外，G端还

27、有两个作用，一是用来消除译码噪声，二是用来扩展译码器的输入变量个数。 2. 数据选择器数据选择器 图5.11-2 数据选择器的逻辑符号图 74LS153的逻辑符号见图5.11-2。图中：C0C3是数据输入端；A、B是公用的数据(地址)输入端，B是高位；输出Y是原码；G是选通端，低电平有效。G=l时，数据选择器不工作，G=0时，输出函数的表达式为 3210BACCABACBCABY根据表达式中A、B的不同取值，决定C0C3中的一个数据被输出。 3. 译码器与数据选择器的应用 (1) 设计组合逻辑电路。例如设计一位全加器。已知一位全加器的逻辑函数为 1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC图5.11-3 用译码器实现一位全加器 图5.11-4 用数据选择器实现一位全加器 (2) 译码器的扩展。例如将双2/4线译码器扩展为3/8线译码器。其电路如图5.11-5所示。 图5.11-5 将双2/4线译码器扩展为3/8线译码器